Huawei presentó en mayo de 2026 una estrategia de diseño y empaquetado 3D, no una prueba de que China ya pueda fabricar transistores reales de 1,4 nm. LogicFolding reorganiza y apila circuitos para acortar las rutas de señal, mientras que la ley Tau prioriza el tiempo de propagación frente a la simple reducción del...
Respuesta de investigación

Create a landscape editorial hero image for this Studio Global article: What chip design breakthrough did Huawei announce in May 2026, how does its LogicFolding approach and proposed Tau Scaling Law—or “Her’s Law. Article summary: Huawei’s May 2026 announcement was a design and packaging roadmap, not proof that China can fabricate true 1.4 nm transistors.. Topic tags: general web, ai, workflow, productivity, code. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful a
Huawei no ha anunciado que ya pueda fabricar un chip con un nodo de producción real de 1,4 nanómetros. Lo que presentó en mayo de 2026 fue una hoja de ruta de diseño y empaquetado: combinar una arquitectura tridimensional llamada LogicFolding con la denominada ley de escalado Tau (τ) para alcanzar, según sus propias previsiones, una densidad de transistores equivalente a la de un proceso de 1,4 nm en 2031. 12
En algunos comentarios, la propuesta también aparece como “ley de He” o “Her’s Law”, un juego de palabras con el apellido de He Tingbo, responsable del área de semiconductores de Huawei. El nombre oficial empleado por la compañía es Tau Scaling Law. 23
He Tingbo presentó ambas ideas durante el simposio internacional IEEE sobre circuitos y sistemas (ISCAS), celebrado en Shanghái. Huawei afirma que sus próximos procesadores móviles Kirin incorporarán una primera versión de LogicFolding de doble capa en 2026, mientras que una configuración de tres capas podría alcanzar en 2031 la densidad equivalente a un proceso de 1,4 nm. 13
La empresa también ha hablado de un aumento escalonado de aproximadamente el 55 % en la densidad de transistores. Esa cifra, sin embargo, procede de las afirmaciones de Huawei y todavía no cuenta con una verificación independiente. 24
La miniaturización tradicional asociada a la ley de Moore busca colocar transistores cada vez más pequeños y juntos sobre una superficie plana. LogicFolding intenta obtener parte de ese avance cambiando la forma en que se distribuye la lógica.
La idea consiste en reorganizar los circuitos y apilar determinadas funciones en varias capas verticales. Al doblar y acercar bloques lógicos, algunas rutas críticas de comunicación pueden ser más cortas. Una señal que recorre menos distancia debería enfrentarse a menos resistencia y capacitancia, dos factores que contribuyen al retraso de interconexión. 24
La ley Tau cambia así el objetivo principal del escalado: en lugar de concentrarse únicamente en reducir la geometría del transistor, propone optimizar el tiempo de propagación —la constante temporal τ— a lo largo del sistema. En teoría, esto podría mejorar la densidad efectiva, la velocidad y el rendimiento por vatio sin exigir que cada transistor sea físicamente tan pequeño como en un nodo de fabricación de 1,4 nm. 212
Las máquinas de litografía ultravioleta extrema (EUV) de ASML permiten dibujar estructuras extremadamente pequeñas sobre las obleas. China no puede adquirir libremente los equipos EUV más avanzados debido a los controles de exportación impuestos por Estados Unidos y sus aliados, una limitación que complica seguir la ruta convencional de reducción geométrica. 117
La propuesta de Huawei es distinta: extraer más capacidad de cómputo de tecnologías de fabricación disponibles en el país mediante diseño 3D, interconexiones más cortas y empaquetado avanzado. En ese contexto, “equivalente a 1,4 nm” describe una comparación de densidad o prestaciones, no demuestra que Huawei vaya a fabricar literalmente transistores con una puerta de 1,4 nm.
Es una distinción importante. Un chip puede ofrecer una densidad comparable a la de otro nodo gracias a su arquitectura y a su empaquetado, aunque la tecnología de fabricación subyacente sea menos avanzada.
La producción doméstica china de vanguardia demostrada hasta ahora suele clasificarse en torno a los 7 nm y se ha asociado a técnicas de litografía ultravioleta profunda (DUV), más antiguas que la EUV. El objetivo de Huawei intenta, por tanto, saltar varias generaciones nominales de proceso mediante arquitectura y empaquetado, no únicamente mediante una fabricación más fina. 15
TSMC se encuentra en una posición diferente. La compañía taiwanesa ya cuenta con tecnología de 2 nm y ha indicado que aspira a iniciar la producción de 1,4 nm en 2028. Eso situaría su objetivo de fabricación real unos tres años por delante de la meta de Huawei para lograr una densidad equivalente. 15
La comparación tampoco es completamente directa: un nodo de proceso no es solo una cifra de densidad. También implica velocidad, consumo, memoria, entrada y salida de datos, rendimiento de fabricación, fiabilidad, costes y compatibilidad con las herramientas de diseño.
Huawei no presentó bancos de pruebas verificados de forma independiente, mediciones completas de chips, datos de rendimiento de fabricación, cifras de consumo, resultados de fiabilidad ni costes de producción para una implementación de LogicFolding a escala comercial. Reuters señaló por ello que sigue sin resolverse si se trata de un avance tecnológico decisivo o de una propuesta todavía experimental. 12
Una mayor densidad de transistores no garantiza por sí sola un chip más rápido o eficiente. Una arquitectura apilada puede acortar algunas conexiones, pero también complicar el encaminamiento, la distribución eléctrica, la sincronización, las pruebas y el control de defectos.
En aceleradores de inteligencia artificial, además, el rendimiento total depende de factores como el ancho de banda de memoria, las entradas y salidas, la comunicación entre chips, el software y la capacidad de mantener el rendimiento durante cargas prolongadas.
Apilar lógica activa concentra más calor en un espacio menor. Las capas internas son más difíciles de refrigerar y pueden aparecer problemas adicionales de suministro eléctrico y distribución de la señal de reloj. Estas dificultades son especialmente relevantes en aceleradores de IA que trabajan de manera continua y con un consumo elevado.
Analistas han señalado la disipación térmica, las herramientas de automatización del diseño electrónico (EDA) y las tasas de rendimiento de fabricación como obstáculos importantes para convertir la idea en un producto competitivo. 6
El diseño de un chip 3D requiere flujos EDA capaces de optimizar conjuntamente la colocación, el encaminamiento, los tiempos, la verificación, el comportamiento térmico y las pruebas de varias capas. Las herramientas tradicionales pensadas para circuitos planos no resuelven necesariamente esos problemas.
Además, el apilamiento puede añadir pasos de fabricación, uniones y procesos de empaquetado, aumentando la exposición a defectos y los costes. Si la tasa de chips funcionales es demasiado baja, la ventaja teórica de densidad podría desaparecer en la práctica. La información disponible no demuestra que Huawei haya resuelto ya todos estos desafíos a nivel de sistema. 26
El anuncio encaja con la estrategia de Huawei de convertir las restricciones estadounidenses en un incentivo para construir una ruta tecnológica propia. Esa ruta incluye diseño de chips, fabricación, empaquetado, herramientas EDA y sistemas de cómputo para IA, en lugar de depender de la disponibilidad de equipos EUV, software estadounidense de diseño o aceleradores avanzados de Nvidia. 12
El regreso de Huawei al mercado de smartphones con el Mate 60 en 2023 ya había funcionado como una demostración política y comercial de que las sanciones no habían detenido por completo su recuperación en chips móviles. Aquel dispositivo utilizó un Kirin de clase 7 nm fabricado en China. La nueva hoja de ruta amplía esa apuesta: pasa de un producto de recuperación a un plan de largo plazo para procesadores móviles y aceleradores de IA. 12
La situación de Nvidia eleva todavía más la importancia estratégica. Los controles de exportación han limitado el acceso chino a sus aceleradores más avanzados, mientras que fabricantes nacionales han ganado espacio. Nvidia sigue teniendo interés en el mercado chino, pero su posición allí se ha debilitado y el liderazgo de Huawei tampoco está garantizado: otros competidores chinos continúan desarrollando sus propias plataformas. 78
En China, buena parte de la reacción pública ha presentado LogicFolding y la ley Tau como una señal de que las restricciones externas pueden impulsar la innovación autóctona y una mayor competencia tecnológica. Esa lectura política encaja con la campaña de autosuficiencia de Pekín, pero no sustituye a la validación técnica.
Para saber si Huawei ha logrado un avance real habrá que observar chips comerciales, mediciones independientes de rendimiento y consumo, tasas de fabricación, fiabilidad, costes y resultados en sistemas completos. Por ahora, la evidencia respalda una propuesta ambiciosa para cambiar las reglas del escalado, pero no confirma que la compañía haya igualado la fabricación convencional de 1,4 nm.
Tampoco hay pruebas suficientes para atribuir una reacción oficial única sobre cooperación entre Estados Unidos y China en materia de IA directamente al anuncio de LogicFolding. La tensión general sí es evidente: China busca reducir su dependencia tecnológica, mientras ambos países tienen incentivos para gestionar los riesgos de la IA. Pero este episodio es, ante todo, una historia sobre competencia en semiconductores, no la prueba de un marco estable de cooperación bilateral.
Studio Global AI
Esta página incluye una respuesta respaldada por fuentes que puede continuar dentro de Studio Global.
Huawei presentó en mayo de 2026 una estrategia de diseño y empaquetado 3D, no una prueba de que China ya pueda fabricar transistores reales de 1,4 nm.
Huawei presentó en mayo de 2026 una estrategia de diseño y empaquetado 3D, no una prueba de que China ya pueda fabricar transistores reales de 1,4 nm. LogicFolding reorganiza y apila circuitos para acortar las rutas de señal, mientras que la ley Tau prioriza el tiempo de propagación frente a la simple reducción del tamaño de los transistores.
La compañía prevé una primera implementación de doble capa en chips Kirin durante 2026 y una arquitectura de tres capas con densidad equivalente a 1,4 nm para 2031.