El cuello de botella de CoWoS de TSMC está redibujando la cadena de suministro de chips de IA

La cadena de suministro de la inteligencia artificial se está topando con un límite después de la fabricación de la oblea. La capacidad de empaquetado avanzado CoWoS de TSMC estaría completamente reservada hasta 2027, incluso mientras la compañía acelera la ampliación de sus líneas. Como consecuencia, algunos trabajos de la fase final para clientes compartidos podrían estar llegando a las operaciones de Intel en Malasia, un movimiento poco habitual entre dos rivales del sector.

La importancia estratégica del cambio es considerable, pero no significa que Intel ya haya sustituido a TSMC. CoWoS continúa siendo la vía madura y de gran volumen para muchos diseños que combinan GPU o ASIC con memoria HBM. EMIB-T representa una segunda opción prometedora, aunque todavía debe demostrar que puede resolver a escala sus problemas de suministro de sustratos, cualificación y aumento de producción.

El problema no son solo las obleas: también falta empaquetado avanzado

Los aceleradores modernos de IA combinan chips lógicos fabricados con procesos punteros y memoria de alto ancho de banda, conocida como HBM, dentro de un único encapsulado con conexiones muy densas. CoWoS —siglas de chip-on-wafer-on-substrate, o chip sobre oblea sobre sustrato— es una de las tecnologías clave para ensamblar esa combinación. El empaquetado convencional no ofrece la misma densidad de interconexión para estos diseños.

Por eso el empaquetado se ha convertido en una barrera de producción. Un chip lógico puede salir correctamente de la fábrica y, aun así, no convertirse en un acelerador funcional si no hay memoria HBM ni una plaza disponible en una línea de empaquetado avanzado.

Un análisis de Epoch AI estima que NVIDIA, Google, AMD y Amazon concentraron conjuntamente más del 90% del suministro mundial de empaquetado CoWoS y HBM por valor en 2025, pese a representar alrededor del 12% de la producción de chips lógicos avanzados. La diferencia deja claro por qué la capacidad de fabricar el chip lógico, por sí sola, no permite medir cuántos aceleradores de IA terminados llegarán al mercado.

Los plazos de entrega reportados, de unas 52 a 78 semanas, y unas reservas que se prolongan hasta 2027 convierten el problema en un cuello de botella de varios años. En la práctica, esto favorece a los clientes capaces de reservar capacidad con mucha antelación y deja en peor posición a los participantes pequeños o tardíos, aunque sus chips lógicos ya estén listos.

TSMC está ampliando capacidad, pero la demanda absorbe el aumento

Las estimaciones del sector sitúan la capacidad de CoWoS de TSMC en unos 35.000 inicios de oblea al mes a finales de 2024. La cifra podría subir hasta aproximadamente 120.000-130.000 al mes a finales de 2026. Es un incremento muy importante, pero los informes siguen describiendo un mercado tensionado porque la nueva capacidad se consume rápidamente por la demanda de sistemas de IA.

Las cifras no siempre son directamente comparables: algunas estimaciones se refieren únicamente al CoWoS de TSMC, mientras que otras incluyen empaquetados similares o capacidad externalizada. Morgan Stanley, por ejemplo, prevé que la demanda mundial de CoWoS alcance 2,694 millones de obleas en 2027, frente a 1,394 millones en 2026, y calcula que la capacidad mensual de TSMC podría llegar a 200.000 obleas a finales de 2027. Son previsiones, no datos de producción confirmados, pero ilustran la magnitud de la inversión necesaria para mantenerse al ritmo del mercado.

TSMC también estudia soluciones de más largo plazo. Según los informes disponibles, un proyecto piloto de empaquetado en paneles denominado CoPoS emplearía paneles de 310 × 310 milímetros, con producción masiva prevista para finales de 2028 o 2029. Por tanto, podría convertirse en una vía futura de expansión, pero no ofrece una respuesta inmediata a la escasez actual.

Por qué las operaciones de Intel en Malasia han cobrado protagonismo

Informes que citan fuentes del sector señalan que algunos pedidos de empaquetado avanzado para grandes clientes compartidos estarían desbordándose hacia las operaciones de Intel en Malasia, debido a que la capacidad CoWoS de TSMC está completa. Si la información es correcta, el acuerdo difuminaría una frontera competitiva tradicional: TSMC podría mantener el flujo de fabricación de las obleas, mientras Intel realizaría determinadas etapas posteriores.

La afirmación no ha sido confirmada públicamente por TSMC ni Intel en la información disponible. Existe, no obstante, un dato circunstancial: medios especializados citan envíos de HBM a Malasia por aproximadamente 1.300 millones de dólares. Ese flujo es compatible con el envío de HBM a una planta de empaquetado malasia, pero los datos comerciales no identifican al cliente, el producto, el proceso ni las condiciones contractuales. Por sí solos, no demuestran que se haya transferido un pedido concreto de TSMC a Intel.

La conclusión más sólida es más limitada: Malasia está ganando importancia dentro del flujo de empaquetado avanzado e Intel está bien posicionada para captar parte del trabajo mientras los clientes buscan capacidad fuera del sistema de TSMC, que ya tiene sus plazas asignadas.

EMIB-T puede abrir una segunda vía, pero no libera el cuello de botella de inmediato

La arquitectura EMIB de Intel utiliza pequeños puentes de silicio integrados en el sustrato del encapsulado, en lugar de un único interposer de silicio grande que cubra todo el paquete. Esto puede reducir la cantidad de silicio utilizada y mejorar la economía de materiales en diseños grandes con varios chips.

Informes del sector sitúan el rendimiento de los encapsulados EMIB-T cerca del 90% y cifran los presupuestos de empaquetado en torno a un 40%-50% menos que la oferta CoWoS de TSMC. Son señales de su potencial comercial, pero no equivalen a datos independientes publicados con una comparación homogénea de rendimiento y precios.

El principal punto débil está en el sustrato. Unimicron ha descrito EMIB-T como una tecnología todavía inmadura. Según los informes, Unimicron, Ibiden y Shinko Electric apuntan inicialmente a un rendimiento de los sustratos cercano al 50% para la producción masiva prevista a finales de 2027. Por eso no basta con que el rendimiento del encapsulado se acerque al 90%: todo el sistema necesita un suministro fiable de sustratos ABF grandes y complejos, con niveles de rendimiento aceptables.

Intel ha señalado que EMIB-T avanza hacia la producción de gran volumen para los lanzamientos de clientes en 2027. Eso la convierte en una opción creíble para diversificar la cadena, pero principalmente a medio plazo. Es poco probable que elimine de inmediato la limitación mundial de CoWoS.

CoWoS frente a EMIB-T: qué muestran los datos disponibles

Factor	TSMC CoWoS	Intel EMIB-T
Estado de producción	Tecnología madura y desplegada a gran volumen, pero con capacidad supuestamente asignada hasta 2027	Aumento de producción para clientes previsto en 2027
Estructura de interconexión	Las familias CoWoS incluyen interposer de silicio y enfoques con RDL y puentes locales	Puentes de silicio localizados integrados en el sustrato
Costes reportados	El empaquetado con interposer es el punto de comparación de mayor coste	Informes del sector apuntan a costes entre un 40% y un 50% inferiores a CoWoS
Rendimiento reportado	Las cifras de TSMC varían según el producto y no son directamente comparables aquí	Se habla de un rendimiento del encapsulado cercano al 90%, pero el rendimiento del sustrato sigue siendo la gran incógnita
Principal limitación	Capacidad y plazos de entrega prolongados	Madurez del sustrato, rendimiento, cualificación y aumento de producción para clientes

Las comparaciones de tamaño requieren cautela. El máximo utilizable depende de la generación concreta de CoWoS, el diseño del interposer y de la retícula, la ubicación de los puentes, el sustrato, el número de pilas HBM, los límites térmicos y las necesidades de potencia. Por ello, las dimensiones máximas o el número de retículas citados en distintas hojas de ruta no deberían interpretarse como una clasificación sencilla de igual a igual.

La diferencia a corto plazo sí está más clara: CoWoS está disponible hoy, pero se raciona; EMIB-T pretende añadir una alternativa cualificada a partir de 2027.

Unimicron y ASE ganan importancia estratégica

El cuello de botella está generando oportunidades más allá de los dos competidores principales. Unimicron trabaja con Intel y proveedores japoneses en los sustratos de EMIB-T, al tiempo que amplía su capacidad de sustratos ABF para GPU de IA, chips de inteligencia artificial diseñados a medida y aplicaciones de computación de alto rendimiento (HPC). Su reto no consiste únicamente en instalar más capacidad nominal, sino en elevar el rendimiento de fabricación de sustratos especialmente grandes y complejos.

ASE, uno de los principales proveedores externos de ensamblaje y pruebas de semiconductores —conocido en el sector como OSAT—, puede absorber trabajos de montaje y comprobación y beneficiarse de la demanda que desborda a otros proveedores. Sin embargo, ASE no es automáticamente un sustituto directo del flujo CoWoS integrado de TSMC. Las transferencias dependen de la cualificación del cliente, el suministro del interposer o de las capas RDL, la integración de la HBM y los requisitos de prueba.

Por eso la respuesta de la industria se está distribuyendo entre más participantes. La capacidad se busca ahora entre fabricantes de chips, proveedores OSAT, fabricantes de sustratos, productores de memoria y proveedores de materiales, en lugar de depender de una sola línea de empaquetado.

Qué significa la escasez para la infraestructura de IA

El efecto más inmediato es una entrega más lenta y menos predecible de los aceleradores. La falta de HBM o de empaquetado avanzado puede retrasar sistemas completos incluso cuando los chips lógicos subyacentes están disponibles. También favorece a los clientes más grandes, que tienen poder de compra y capacidad de planificación para reservar capacidad escasa con antelación.

Para los operadores de centros de datos, esto puede retrasar la instalación de clústeres de entrenamiento y aumentar el valor de los contratos de suministro a largo plazo. Para los diseñadores de chips, eleva el coste de elegir una arquitectura de encapsulado: abandonar CoWoS no consiste simplemente en encontrar una línea de ensamblaje libre. El diseño debe volver a cualificarse para una estructura de interconexión distinta, un sustrato diferente, otra configuración de HBM, una solución térmica específica y un nuevo flujo de pruebas.

La escasez también se extiende a componentes relacionados. La información disponible describe presión sobre la HBM, los sustratos ABF, el ensamblaje y las pruebas, los materiales de empaquetado y otros componentes. Sin embargo, las fuentes no establecen una escasez cuantificada ni un aumento de precios concreto en industrias no relacionadas con la IA. La afirmación mejor respaldada es la de un efecto de desplazamiento dentro de los ecosistemas de semiconductores, memoria y empaquetado, no la de una disrupción económica generalizada.

La conclusión

La restricción de CoWoS de TSMC está cambiando el mapa competitivo del hardware para inteligencia artificial. Está empujando determinados trabajos de la fase final hacia Intel Malaysia, aumentando el valor estratégico de ASE y de los fabricantes de sustratos, y haciendo que EMIB-T sea más relevante como segunda vía de empaquetado.

Pero los datos disponibles respaldan una conclusión prudente, no una narrativa de sustitución inmediata. CoWoS sigue siendo la tecnología de producción cualificada y de mayor volumen. Las ventajas reportadas de EMIB-T en costes y rendimiento del encapsulado quedan contrarrestadas por los problemas aún pendientes de rendimiento de los sustratos ABF y por un calendario de producción masiva situado en 2027.

La cadena de suministro de chips de IA se está diversificando porque necesita más capacidad, no porque ya exista un reemplazo completo de TSMC funcionando a gran escala.