Qualcomm prepara una alternativa plurianual a Nvidia centrada en la economía de la inferencia: la primera generación de HBC está prevista para 2027 y la segunda para 2028. La estrategia combina aceleradores HBC junto a la memoria, la CPU para servidores Dragonfly C1000, el lenguaje Mojo y la plataforma MAX de Modula...
Respuesta de investigación

Create a landscape editorial hero image for this Studio Global article: How is Qualcomm’s multi-year AI infrastructure strategy designed to challenge Nvidia’s data-center dominance, and what are the roles, techni. Article summary: Qualcomm’s strategy is to compete where Nvidia is most exposed: the cost, power, and memory-bandwidth limits of large-scale AI inference rather than only peak training performance. It combines a near-memory accelerator r. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
Qualcomm está intentando competir con Nvidia allí donde la infraestructura de inteligencia artificial afronta uno de sus problemas más costosos: mover grandes cantidades de datos durante la inferencia. Su respuesta no es un sustituto único de las GPU, sino la plataforma Dragonfly, que combina computación junto a la memoria, CPU para servidores, redes, software portable y despliegues desde la nube hasta el extremo.
La pieza central es High Bandwidth Compute (HBC). Qualcomm sostiene que esta arquitectura puede mejorar el ancho de banda efectivo y la eficiencia en la generación de tokens al colocar la lógica de cómputo debajo de una estructura de memoria LPDDR apilada. La propuesta es ambiciosa, pero las pruebas decisivas llegarán más adelante: hardware comercial, mediciones independientes, producción a escala y clientes que la utilicen en entornos reales.
En la inferencia autorregresiva, el sistema lee repetidamente los datos del modelo desde la memoria mientras genera cada token. Por eso, el movimiento de datos, el consumo energético de los accesos a memoria y la latencia son factores centrales en el coste de operar modelos grandes.
El diseño HBC acerca el cómputo a los datos. Para ello, coloca un chip de cómputo debajo de una pila de memoria LPDDR y conecta las capas mediante vías pasantes de silicio, conocidas como TSV. 2
4
5
La distinción es importante: Qualcomm no afirma simplemente que la LPDDR tenga un pico de ancho de banda convencional superior al de todos los sistemas HBM. Su argumento es que determinadas operaciones pueden ejecutarse dentro del encapsulado, reduciendo el tráfico entre la memoria y el procesador principal y aumentando el ancho de banda efectivo en cargas de inferencia adecuadas. 2
9
Qualcomm afirma que la primera generación de HBC, asociada al Dragonfly AI250, está diseñada para ofrecer 133 TB/s de ancho de banda efectivo por tarjeta y multiplicar por 18 la cifra del AI200 con LPDDR5X. 4 Otros análisis recogen la promesa de Qualcomm de alcanzar hasta seis veces más ancho de banda por vatio que las implementaciones HBM actuales.
8
13
Estas cifras requieren una lectura cuidadosa. El ancho de banda efectivo, el de una tarjeta, el de un rack completo y el de una pila HBM individual son medidas distintas. Comparar cientos de terabytes por segundo con la cifra de una sola pila HBM no constituye una prueba de rendimiento equivalente. Hasta que existan mediciones independientes de tokens por segundo, las cifras de Qualcomm deben entenderse como afirmaciones arquitectónicas y de rendimiento por vatio.
Qualcomm diseña la capa de cómputo e integra el sistema, mientras que Samsung Electronics y SK hynix estarían incorporándose al proyecto HBC como socios de memoria. Según las informaciones disponibles, buena parte del apilado y del trabajo con la memoria recaería en esos proveedores, con el empaquetado avanzado como otro elemento crítico del sistema. 1
5
Esto convierte a HBC en una apuesta de empaquetado y fabricación tanto como de diseño de procesadores. El éxito comercial dependerá de la cualificación de la memoria, el rendimiento de fabricación del ensamblaje 3D, el comportamiento térmico, las pruebas y la capacidad de producir suficientes sistemas a un coste competitivo.
Una arquitectura puede resultar convincente sobre el papel y aun así quedarse atrás si esos factores impiden un despliegue fiable y económico. La hoja de ruta de Qualcomm sitúa la comercialización de la primera generación de HBC en 2027 y la segunda en 2028. 1
4 Por tanto, se trata de una transición de plataforma a lo largo de varios ciclos de producto, no de un reemplazo inmediato del hardware de Nvidia ya instalado en los centros de datos.
Qualcomm presenta Dragonfly como una cartera integral para centros de datos, no como un acelerador aislado. La hoja de ruta incluye sistemas de inferencia, HBC, la CPU para servidores C1000, soluciones de conectividad y servicios de silicio personalizado. 15
16
El Dragonfly C1000 es un procesador para servidores basado en chiplets y orientado a inteligencia artificial agéntica, cargas de propósito general y nodos principales de IA. 7 Qualcomm y Meta han anunciado una colaboración plurianual en CPU, y la producción de la primera generación del C1000 está prevista para el segundo semestre de 2028.
18
El acuerdo es una señal relevante de validación comercial: convierte a Meta en un cliente anunciado de CPU y ofrece a Qualcomm una vía de entrada en la flota de servidores de un hiperescalador. Pero no demuestra, por sí solo, que Meta vaya a desplegar aceleradores HBC a gran escala. Esa decisión dependerá del rendimiento, la fiabilidad, el soporte de software, el suministro, la integración de red y el coste total de propiedad.
El hardware por sí solo difícilmente desplazará a una plataforma consolidada. La adquisición de Modular aporta a Qualcomm el lenguaje de programación Mojo y la plataforma MAX, que forman parte de su estrategia para ejecutar IA generativa y agéntica en centros de datos y dispositivos periféricos. 19
El objetivo es la portabilidad: que los desarrolladores puedan trasladar modelos y cargas entre procesadores heterogéneos sin reconstruir cada componente del software para un único proveedor. Modular también ha promovido un ecosistema abierto, y la información publicada tras su conferencia de 2026 indicó que Mojo y su compilador fueron completamente liberados como código abierto. 46
La propuesta podría reducir los costes de cambio para clientes que comparen hardware de Qualcomm con Nvidia, AMD y otros aceleradores. Sin embargo, no reproduce automáticamente la profundidad de las bibliotecas CUDA, sus herramientas, la familiaridad de los desarrolladores ni el historial de producción de Nvidia. Las afirmaciones sobre grandes mejoras frente a implementaciones nativas deben considerarse prospectivas mientras no estén respaldadas por pruebas transparentes y reproducibles.
Qualcomm también está ampliando su estrategia de CPU mediante RISC-V. La adquisición documentada es Ventana Micro Systems, no la empresa con otro nombre mencionada en la pregunta de investigación original. Qualcomm afirma que Ventana refuerza sus capacidades de ingeniería y sus esfuerzos dentro del ecosistema RISC-V. 23
54
La alianza de Qualcomm con Hugging Face busca trasladar cargas internas y de desarrolladores de esa plataforma a los sistemas Dragonfly, facilitar la incorporación de modelos y permitir una orquestación híbrida entre dispositivos y centros de datos. 21
Esto respalda el posicionamiento más amplio de Qualcomm: la compañía quiere atender centros de datos, teléfonos, sistemas integrados y aplicaciones de inteligencia artificial física. La ventaja potencial sería ofrecer una ruta de despliegue más continua entre la nube y los dispositivos periféricos.
El reto es que una cartera amplia solo se convierte en una alternativa real a Nvidia si los desarrolladores pueden desplegar modelos reales con facilidad y los operadores obtienen mejores resultados económicos en producción.
La propuesta de Qualcomm encaja en un movimiento industrial más amplio para reducir la cantidad de datos que debe viajar entre la memoria y el procesador.
La LPDDR5X-PIM de Samsung incorpora lógica de procesamiento a la memoria DRAM de bajo consumo, de modo que determinadas operaciones puedan ejecutarse más cerca de los datos almacenados. En sus demostraciones, Samsung ha comunicado un rendimiento de inferencia muy superior al de la LPDDR5X convencional; la cobertura independiente de su presentación en Hot Chips describió 81,3 tokens por segundo frente a 27 en la comparación citada. 31
36
39
SK hynix aborda el mismo problema desde el lado de la HBM. Sus trabajos en hybrid bonding e iHBM buscan resolver los retos térmicos y de densidad que aparecen cuando las pilas de memoria crecen y aumenta el ancho de banda. 32 Otra información señala que la empresa no espera tener lista la unión híbrida para HBM4E, lo que podría retrasar la transición a una generación HBM posterior.
40
Mientras tanto, Samsung ha comunicado muestras de HBM4E con hasta 3,6 TB/s de ancho de banda por pila y velocidades de hasta 16 Gbps por pin. 41 Esta evolución es relevante: HBC no competirá contra una versión estática de HBM de 2025 o 2026, sino contra tecnologías de memoria que también están mejorando.
La evidencia disponible no confirma las afirmaciones más específicas sobre el dispositivo MX1 de Samsung basado en CXL, la adopción por parte de DeepX o una advertencia concreta de Micron sobre el empeoramiento de los cuellos de botella. Por tanto, esos detalles no deben tratarse como hechos establecidos en este análisis.
La estrategia de Qualcomm tiene una lógica clara:
Los riesgos también están claros. HBC debe llegar a producción con rendimientos de fabricación y temperaturas aceptables. Qualcomm tendrá que publicar comparaciones creíbles y específicas por carga de trabajo que distingan el ancho de banda efectivo del ancho de banda bruto de la interfaz. Su compilador y su entorno de ejecución deberán soportar modelos reales de forma fiable. Los socios de memoria tendrán que suministrar la tecnología a escala. Y los clientes deberán decidir si las ventajas justifican adoptar otra plataforma junto a CUDA.
La conclusión es que Qualcomm ha diseñado una arquitectura alternativa plausible, dirigida a una de las restricciones más importantes de la infraestructura de IA: el movimiento de datos durante la inferencia. Pero, según la hoja de ruta actual, HBC sigue siendo un desafío futuro y no un desplazamiento demostrado de Nvidia. Los principales hitos serán el hardware HBC de primera generación en 2027, el inicio previsto de producción del C1000 en el segundo semestre de 2028 y la validación independiente por parte de clientes del rendimiento y del coste total de propiedad.
Studio Global AI
Esta página incluye una respuesta respaldada por fuentes que puede continuar dentro de Studio Global.
Qualcomm prepara una alternativa plurianual a Nvidia centrada en la economía de la inferencia: la primera generación de HBC está prevista para 2027 y la segunda para 2028.
Qualcomm prepara una alternativa plurianual a Nvidia centrada en la economía de la inferencia: la primera generación de HBC está prevista para 2027 y la segunda para 2028. La estrategia combina aceleradores HBC junto a la memoria, la CPU para servidores Dragonfly C1000, el lenguaje Mojo y la plataforma MAX de Modular, capacidades RISC V y una alianza cloud edge con Hugging Face.
El acuerdo anunciado con Meta es una señal importante para la CPU C1000, pero no demuestra que los aceleradores HBC de Qualcomm vayan a desplegarse a escala de hiperescalador.