Cómo la litografía High‑NA EUV de ASML está cambiando la fabricación de chips

La industria de los semiconductores está entrando en una nueva fase de miniaturización extrema. En el centro de ese salto tecnológico está High‑NA EUV, la nueva generación de equipos de litografía desarrollados por la empresa neerlandesa ASML.

Estos sistemas permiten fabricar transistores y conexiones microscópicas con mayor precisión que las herramientas EUV actuales, lo que ayudará a los fabricantes a avanzar hacia nodos de proceso del orden de 1.4 nanómetros, una escala conocida como la era del ángstrom.

Los primeros equipos ya se están instalando en fábricas de chips, y los primeros productos fabricados con ellos podrían aparecer en producción limitada a mediados de la década de 2020. Sin embargo, la adopción masiva tardará algunos años más.

Qué cambia con High‑NA EUV

Las máquinas EUV actuales utilizan una apertura numérica (NA) de 0.33, que determina la capacidad óptica del sistema para imprimir detalles minúsculos sobre una oblea de silicio.

High‑NA EUV eleva esa cifra a 0.55, lo que mejora significativamente la resolución del escáner y permite definir patrones más pequeños en el chip.

Esto es crucial porque, en los nodos más avanzados, los fabricantes necesitan imprimir estructuras extremadamente finas para los transistores y las interconexiones internas. Con EUV convencional, muchas capas críticas requieren técnicas complejas de multipatrón (varias exposiciones para formar un mismo patrón). Con High‑NA, una parte de esos patrones puede imprimirse en menos pasos.

Algunas estimaciones de la industria indican que los sistemas High‑NA podrían imprimir patrones de unos 8 nm en una sola exposición, frente a los aproximadamente 13 nm de los escáneres EUV actuales. Aun así, el tamaño real depende del diseño del chip, las máscaras, los fotoresistentes y otros elementos del proceso.

El resultado práctico es una reducción de pasos de litografía en capas críticas y menos riesgo de errores de alineación entre capas.

Cuándo llegarán los primeros chips con esta tecnología

ASML e Intel anunciaron planes para llevar High‑NA EUV a producción durante la mitad de la década de 2020. Intel fue el primer cliente en pedir el sistema TWINSCAN EXE:5200.

Las primeras unidades comenzaron a enviarse aproximadamente entre 2025 y 2026, principalmente para pruebas, desarrollo de procesos y arranques iniciales de producción.

Las previsiones del sector apuntan a dos fases claras:

• Producción inicial o “risk production”: 2025–2026
• Producción masiva más amplia en la industria: alrededor de 2027–2028

Esto es normal en semiconductores: instalar una máquina no significa empezar a producir chips inmediatamente. Las fábricas deben desarrollar recetas de proceso, integrar el equipo con otras herramientas y validar rendimientos.

Ventajas técnicas y económicas frente al EUV anterior

La nueva generación de equipos ofrece varias mejoras clave.

Mayor resolución óptica
El salto de NA 0.33 a 0.55 permite imprimir estructuras más pequeñas con menos exposiciones.

Menos pasos de multipatrón
Reducir el multipatrón simplifica el proceso de fabricación y puede acortar el ciclo de producción.

Posible mejora de rendimiento (yield)
Menos pasos críticos reduce problemas de alineación entre capas, una de las principales causas de defectos en nodos avanzados.

Un coste enorme por máquina
Cada sistema High‑NA EUV cuesta alrededor de 350 millones de dólares. Los fabricantes deben equilibrar esa inversión con los ahorros derivados de menos máscaras, menos pasos de proceso y mayor densidad de transistores por chip.

Qué empresas ya están desplegando High‑NA EUV

Los primeros clientes son los fabricantes que compiten por liderar los nodos más avanzados.

Intel
Es considerado el primer gran adoptante. La compañía encargó el primer sistema High‑NA como parte de su colaboración estratégica con ASML para llevar esta tecnología a producción.

Samsung
Según reportes del sector, Samsung ha pedido múltiples sistemas High‑NA, con entregas previstas entre 2025 y 2026, además de equipos ya utilizados en investigación.

SK hynix
El fabricante de memoria también ha instalado sistemas High‑NA en instalaciones de desarrollo para futuras generaciones de DRAM.

TSMC
El mayor fabricante por contrato del mundo parece adoptar un enfoque más prudente, evaluando costes y beneficios antes de desplegar la tecnología a gran escala.

Cuándo se espera la producción masiva

La mayoría de las previsiones coinciden en que el despliegue será gradual:

• Mitad de los años 2020: pruebas, desarrollo y producción inicial
• Finales de la década (2027–2028): producción masiva en nodos cercanos a 1.4 nm

Este periodo coincide con la transición del sector hacia lo que algunos analistas llaman la “era del ángstrom”, donde los nodos se miden en fracciones de nanómetro.

Por qué la inteligencia artificial está impulsando esta tecnología

El auge de la inteligencia artificial es uno de los principales motores de demanda para ASML.

La empresa afirma que la industria está pasando de un mundo de “chips en todas partes” a uno de “chips de IA en todas partes”, con cargas de trabajo de IA impulsando nuevas inversiones en centros de datos, GPU y aceleradores especializados.

ASML también ha elevado sus previsiones de ingresos después de recibir más pedidos, mientras los fabricantes de chips aceleran sus planes de expansión para satisfacer la demanda de IA.

Dado que los chips más avanzados dependen de la litografía más sofisticada, las máquinas de ASML se han convertido en un punto crítico dentro de la cadena global de fabricación de semiconductores.

El papel de India en el nuevo mapa de semiconductores

India está intentando construir su propia industria de semiconductores a través de la India Semiconductor Mission, con el objetivo de iniciar producción comercial de chips en 2026.

Sin embargo, las primeras fábricas del país se centran en establecer capacidad industrial básica. La tecnología High‑NA EUV está diseñada para los nodos más avanzados del mundo, por lo que su despliegue inicial se concentra en centros consolidados como Estados Unidos, Corea del Sur y Taiwán.

A largo plazo, si el ecosistema indio de semiconductores crece, podría generar demanda de servicios, soporte técnico y eventualmente infraestructura de litografía más avanzada.

En resumen

High‑NA EUV representa el próximo gran salto en la fabricación de chips. Al aumentar la resolución óptica y reducir la complejidad del proceso, permite continuar la miniaturización de transistores hacia la era del ángstrom.

Los primeros chips fabricados con estas máquinas deberían aparecer en producción limitada entre 2025 y 2026, mientras que el impacto real se verá hacia finales de la década, cuando varios fabricantes entren en producción masiva con sistemas High‑NA.

En la carrera global por construir los chips de inteligencia artificial más potentes, el acceso a estas máquinas de 350 millones de dólares podría convertirse en una de las ventajas competitivas más decisivas de la industria.