Huawei-Wissenschaftler warnt Nvidia vor einer Chip-„Lawine“

Besonders gefährdet sieht er Nvidias Ansatz bei KI-Beschleunigern. Dabei werden große monolithische Dies mit sehr vielen Transistoren und hochbandbreitigem Speicher, kurz HBM, kombiniert. „Die Skalierung durch das kontinuierliche Hinzufügen weiterer Transistoren und mehr HBM wird zunehmend nicht nachhaltig“, lautet Liao Hengs Warnung .

Das Ende des ökonomischen Moore-Gesetzes?

Liao zufolge ist der wirtschaftliche Kern des Moore’schen Gesetzes – sinkende Kosten pro Transistor bei fortschreitender Miniaturisierung – bei den 16- und 7-Nanometer-Knoten praktisch verschwunden. Verbesserungen bei Leistung und Energieeffizienz seien zwar weiterhin möglich, würden aber ebenfalls kleiner .

Das bedeutet nicht, dass moderne Chips plötzlich nicht mehr schneller werden können. Es bedeutet vielmehr, dass jeder zusätzliche Leistungsschub teurer, komplexer und schwieriger zu realisieren wird. Größere Dies, mehr Speicher und schnellere Verbindungen erhöhen zudem die Anforderungen an Fertigung, Kühlung und Datenübertragung.

Huaweis Gegenentwurf: Geschwindigkeit statt Miniaturisierung

Huawei stellte seinen neuen Ansatz im Mai 2026 beim IEEE International Symposium on Circuits and Systems in Shanghai vor. Liao Heng erläuterte die Idee anschließend ausführlicher in dem Juli-Interview .

Tau Scaling Law

Das Tau Scaling Law soll eine Alternative zum bisherigen Fokus auf immer kleinere Strukturbreiten sein. Statt Fortschritt primär in Nanometern zu messen, richtet Huawei den Blick auf τ (Tau) – die Zeit, die Signale benötigen, um sich durch den gesamten Rechenaufbau zu bewegen. Ziel ist es, Datenwege und Übertragungslatenzen zu verkürzen, anstatt ausschließlich die Transistoren weiter zu schrumpfen .

LogicFolding

Die LogicFolding-Architektur soll dieses Prinzip praktisch umsetzen. Dabei werden Logikschaltungen und weitere Komponenten nicht nur nebeneinander in einer flachen, zweidimensionalen Struktur angeordnet, sondern stärker vertikal gestapelt – also in einer 3D-ähnlichen Anordnung innerhalb des Chips .

Huawei gibt an, damit eine um 53,5 Prozent höhere Transistordichte erreichen zu können, ohne auf neue, schwer zugängliche Lithografie-Stufen angewiesen zu sein . Das Unternehmen hat außerdem das Ziel genannt, bis 2031 Chips der „1,4-Nanometer-Klasse“ mit dieser Designmethode zu ermöglichen .

Wichtig ist dabei die Unterscheidung: Eine solche Bezeichnung würde nicht automatisch bedeuten, dass Huawei tatsächlich mit derselben Fertigungstechnologie wie ein führender Auftragsfertiger bei einem 1,4-Nanometer-Prozess produziert. Sie beschreibt vielmehr eine angestrebte Leistung oder Dichteklasse, die durch Architektur und Systemdesign erreicht werden soll.

Warum die Idee geopolitisch relevant ist

Huaweis Vorschlag steht direkt im Kontext des Technologie- und Handelskonflikts zwischen den USA und China. Das Unternehmen hat nur eingeschränkten Zugang zu modernsten westlichen Fertigungswerkzeugen, darunter EUV-Lithografiesysteme von ASML, sowie zu führenden Auftragsfertigern wie TSMC. US-Exportkontrollen erschweren Huawei damit den Zugang zu den klassischen Mitteln des Chipwettlaufs .

Tau Scaling Law und LogicFolding werden deshalb ausdrücklich als Weg präsentiert, leistungsfähige Chips mit vorhandenen und leichter zugänglichen Fertigungsstufen zu entwickeln. Huaweis Argument lautet: Wenn die Strukturbreite nicht beliebig schnell verringert werden kann, lässt sich der Abstand zu Nvidia und anderen führenden Unternehmen vielleicht über kürzere Signalwege, eine engere Integration und ein besser abgestimmtes Gesamtsystem verkleinern.

Liao räumte dabei ein, dass Huawei Nvidia nicht unbedingt in einem direkten Vergleich einzelner Karten mit roher Rechenleistung schlagen kann. Stattdessen setzt das Unternehmen auf die Leistung des gesamten Systems – unter anderem durch die eigene Softwareplattform mit CANN und MindSpore sowie durch die Vernetzung großer Rechencluster . Einzelne Chipnachteile sollen so durch das Zusammenspiel von Hardware, Software und Netzwerk ausgeglichen werden.

Technischer Durchbruch oder strategischer Umweg?

Die bisherigen Aussagen stammen vor allem von Huawei selbst und sind noch nicht durch einen großflächigen Praxiseinsatz belegt. Reuters und andere Beobachter bewerten den Ansatz als interessant, weisen aber darauf hin, dass seine tatsächliche Leistungsfähigkeit und Skalierbarkeit offenbleiben .

Die entscheidende Frage lautet daher nicht nur, ob LogicFolding auf dem Papier eine höhere Dichte ermöglicht. Entscheidend wird sein, ob daraus bei realen Anwendungen eine vergleichbare Leistung, Energieeffizienz und Zuverlässigkeit wie bei Nvidias kommenden Architekturen entsteht.

Der erste konkrete Prüfstein soll Huaweis nächster Smartphone-Chip werden. Liao sagte, dieser werde später im Jahr 2026 genauer untersucht, um zu zeigen, wie stark die Methode den Abstand zu den Wettbewerbern tatsächlich verringern kann . Bis dahin bleibt Huaweis „neuer Weg“ vor allem ein ambitionierter Architekturvorschlag – und zugleich ein Signal, dass der Chipwettbewerb zunehmend nicht mehr allein über die kleinste Nanometerzahl entschieden werden könnte.