Intel EMIB-T Durchbruch: Neuer Chip-Verpackung ermöglicht riesige KI-Beschleuniger mit 15–25 kW

Validierte Paketkonfigurationen und Roadmap

Intel hat eine klare Roadmap von der aktuellen Produktion zu den zukünftigen Zielen veröffentlicht :

• Aktuelle Produktion: 8× Retikelgröße, ausgeliefert aus Rio Rancho, New Mexico.
• Validierung auf ECTC 2026: 2× Retikel-Paket mit EMIB-T bei 36/35 µm Pitch .
• Produktions-Rollout 2026: EMIB-T geht noch dieses Jahr in die Fab-Produktion .
• Roadmap 2028: >12× Retikelgröße (einzelnes Paket >10.000 mm²) .
• Zukunfts-Ziel: Bis zu 24× Retikelfläche für extreme KI-Chips .

Intel hat zudem auf der NEPCON Japan 2026 ein 10-2-10-Dickkern-Glassubstrat vorgestellt und strebt die weltweit erste Massenproduktion von Glassubstraten für KI-Chip-Verpackungen in Rio Rancho an .

Stromversorgung, Kühlung und Energiespeicher für 15–25 kW Pakete

Hypergroße Pakete stellen beispiellose Herausforderungen an die Stromversorgung, Wärmeabfuhr und die Glättung transienter Lasten. Intel entwickelt eine mehrgleisige Infrastrukturstrategie, um Pakete zu unterstützen, die bei 15–25 Kilowatt betrieben werden :

• Stromversorgung über EMIB-T TSVs: Die Durchkontaktierungen in EMIB-T ermöglichen eine deutlich höhere Stromzufuhr direkt durch die Brückenverbindungen und unterstützen so die Stromanforderungen von HBM4/4e-Speicher .
• Verteilte Wärmeabfuhr: Intel hat eine neue Architektur zur verteilten Wärmeableitung für ultra-große Pakete demonstriert, die über herkömmliche Einpunkt-Lösungen hinausgeht .
• Mikrofluid-Kühlung: Auf der ECTC 2026 stellte Intel Fortschritte bei der Mikrofluid-Kühlung vor, die direkt in das Paketsubstrat integriert wird, um die extreme thermische Dichte von Multi-Kilowatt-Chips zu bewältigen .
• Integrierte Energiespeicher: Intel hat Technologien für kondensatorintegrierte Substrate vorgestellt, die die transiente Stromversorgung für 15–25 kW Paketdomänen glätten .

Diese Technologien arbeiten zusammen und erlauben es einem einzigen Paket, Leistungsniveaus zu ziehen und abzuführen, die zuvor ganzen Server-Racks vorbehalten waren.

Externe Partner: Das Ökosystem wächst

Intel baut ein breites Ökosystem auf, um EMIB-T und Glassubstrat-Verpackungen auf den Markt zu bringen.

Tessolve (EMIB-basierte Design-Unterstützung)

Am 27.–28. Juli 2026 kündigte Tessolve eine Zusammenarbeit mit Intel Foundry an, um Paketdesigns mit EMIB-Technologie zu unterstützen . Tessolve hilft nun Intel Foundry-Kunden bei heterogenen Multi-Chiplet-EMIB-Designs und bietet End-to-End-Halbleiterdesign- und Verpackungsdienstleistungen an. Dies ermöglicht einem breiteren Ökosystem von Chip-Designern, Intels fortschrittliche Verpackung zu nutzen, ohne eigenes Fachwissen aufbauen zu müssen.

Lens Technology (Glassubstrat-Verpackung)

Am 24. Juli 2026 unterzeichnete Intel eine Absichtserklärung mit Lens Technology, einem chinesischen Präzisionsglashersteller, um gemeinsam die Durchglas-Via-Technologie (Through-Glass Via, TGV) für Glassubstrate zu erforschen . Lens Technology baut dafür eine eigene 30.000 m² große Glassubstrat-Anlage . Die Zusammenarbeit ist derzeit unverbindlich und konzentriert sich auf Prozessentwicklung und Validierung, nicht auf einen verbindlichen Produktionsvertrag .

EDA-Anbieter

Intel hat zudem alle drei großen EDA-Anbieter (Cadence, Synopsys, Siemens EDA) in sein Chiplet Alliance Program aufgenommen, das EMIB-T-Design-Workflows entwickelt .

Wettbewerbsumfeld: Wie Intel im Vergleich zu TSMC, Samsung und AMD abschneidet

Intels Verpackungsoffensive ist eine direkte Herausforderung an die etablierten Marktführer.

• TSMC bleibt der Volumenführer. Seine CoWoS-Plattform (Chip-on-Wafer-on-Substrate) ist die primäre Verpackungslösung für KI-Beschleuniger von NVIDIA und AMD. TSMC demonstrierte auf der ECTC 2025 eine direkte Silizium-Flüssigkühlung auf CoWoS und erreichte einen thermischen Widerstand von 0,055°C/W bei 2,6 kW+ TDP auf 3.300 mm² großen Interposern . TSMC hat ebenfalls die Entwicklung von Glassubstraten angekündigt, Ziel für die Produktion ist jedoch die „zweite Hälfte dieses Jahrzehnts“ – hinter Intels Glassubstrat-Offensive für 2026 zurück . CNBC berichtete im April 2026, dass NVIDIA CoWoS-Kapazitäten aufkauft und Intel als sekundären Verpackungslieferanten prüft, was auf eine Angebotsverknappung bei TSMC hindeutet .

• Samsung bietet I-Cube (2.5D) und X-Cube (3D) Verpackungen an. Samsung ist aggressiv bei Hybrid Copper Bonding (HCB) für 3D-Stapelung und hat ein eigenes Glassubstrat-Programm, hat aber weniger Details zu Retikel-großen Paketen jenseits von 4–6× veröffentlicht.

• AMD verlässt sich für seine MI300/MI400 KI-Beschleuniger hauptsächlich auf TSMCs CoWoS und verwendet die eigene Infinity Architecture für die Chiplet-Verbindung. AMD betreibt keine eigenen Verpackungsfabriken, ist also ein Kunde – kein direkter Technologiewettbewerber.

Wesentlicher Vergleich: Intel vs. TSMC

Intels Differenzierung liegt in der Führung bei der Paketgröße und der vertikalen Integration (Design + Fab + Verpackung unter einem Dach). TSMCs Stärke ist die bewährte Massenproduktionsreife, ein großes Kundenökosystem und eine überlegene thermische Leistung pro mm². Intels Wette ist, dass die KI-Industrie Pakete benötigt, die weit größer sind, als CoWoS effizient bedienen kann, und dass sein Werk in Rio Rancho diese liefern kann, bevor die Konkurrenz aufschließt.