AntwortenVeröffentlicht39 Quellen
Intel EMIB-T Durchbruch: Neuer Chip-Verpackung ermöglicht riesige KI-Beschleuniger mit 15–25 kW
Intel EMIB T (Embedded Multi die Interconnect Bridge mit Through Silicon Vias) bei 36/35 µm Bump Pitch auf 2× Retikel Paketen validiert – 65 % höhere Bump Dichte als Granite Rapids, Produktions Rollout 2026 [1][12]. Pakete bis zu 24× Retikelfläche in der Zukunft angepeilt; 8× heute in Serie, 12× bis 2028 [2][3][13].
Veröffentlicht vonBearbeitet mit DeepSeek-V4-FlashBilder erstellt mit GPT Image 1.5
Forschungsantwort
Wichtige Erkenntnisse
- Intel EMIB T (Embedded Multi die Interconnect Bridge mit Through Silicon Vias) bei 36/35 µm Bump Pitch auf 2× Retikel Paketen validiert – 65 % höhere Bump Dichte als Granite Rapids, Produktions Rollout 2026 [1][12].
- Pakete bis zu 24× Retikelfläche in der Zukunft angepeilt; 8× heute in Serie, 12× bis 2028 [2][3][13].
- Distributed Mold Underfill (DMU) verhindert Risse und Hohlräume bei extrem großen Paketen [1][17].
- Stromversorgung und Kühlung für 15–25 kW Pakete: EMIB T TSVs für HBM4/4e, Mikrofluidkühlung und integrierte Kondensatoren [1][8].
KI-Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: What technical breakthrough did Intel announce in advanced chip packaging at its Rio Rancho facility, how does it solve underfill encapsulat. Article summary: Here is a comprehensive breakdown of Intel's recent advanced packaging announcements and the competitive landscape.. Topic tags: general, general web, user generated, education. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illu
Intel treibt die Grenzen der Halbleitertechnologie mit einem Quantensprung im Bereich der Chip-Verpackung voran. Im Zentrum steht EMIB-T (Embedded Multi-die Interconnect Bridge mit Through-Silicon Vias), eine Technologie, die im Werk Rio Rancho, New Mexico, entwickelt wurde und die physikalischen Limits herkömmlicher Chip-Gehäuse sprengt. Sie ermöglicht extrem große, multi-kilowattstarke KI-Beschleuniger, die mit heutigen Standardmethoden unmöglich wären.
Der Kern-Durchbruch: EMIB-T mit Durchkontaktierungen
Intels zentrale Innovation, auf der ECTC 2026 im Detail vorgestellt, ist EMIB-T. Es fügt vertikale Durchkontaktierungen (Through-Silicon Vias, TSVs) zu den bestehenden EMIB-Siliziumbrücken hinzu. Dies ermöglicht sowohl laterale Verbindungen mit höherer Dichte als auch eine vertikale Stromversorgung direkt durch die Brücke . Intel hat EMIB-T bei einem Bump-Pitch von 36/35 µm auf einem Paket in doppelter Retikelgröße validiert – eine Steigerung der Bump-Dichte um 65 % gegenüber dem 45-µm-Pitch von Granite Rapids . Die Technologie soll noch 2026 in die Fab-Produktion gehen .
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Die Leute fragen auch
Wie lautet die kurze Antwort auf „Intel EMIB-T Durchbruch: Neuer Chip-Verpackung ermöglicht riesige KI-Beschleuniger mit 15–25 kW“?
Intel EMIB T (Embedded Multi die Interconnect Bridge mit Through Silicon Vias) bei 36/35 µm Bump Pitch auf 2× Retikel Paketen validiert – 65 % höhere Bump Dichte als Granite Rapids, Produktions Rollout 2026 [1][12].
Was sind die wichtigsten Punkte, die zuerst validiert werden müssen?
Intel EMIB T (Embedded Multi die Interconnect Bridge mit Through Silicon Vias) bei 36/35 µm Bump Pitch auf 2× Retikel Paketen validiert – 65 % höhere Bump Dichte als Granite Rapids, Produktions Rollout 2026 [1][12]. Pakete bis zu 24× Retikelfläche in der Zukunft angepeilt; 8× heute in Serie, 12× bis 2028 [2][3][13].
Was soll ich als nächstes in der Praxis tun?
Distributed Mold Underfill (DMU) verhindert Risse und Hohlräume bei extrem großen Paketen [1][17].
Quellen
newsletter.semianalysis.comEMIB-T, HBM4 Challenges, Microfluidic Cooling, Photonic ...
community.intel.comIntel Foundry's Advanced Packaging Enables Next-Gen ...
cyberogz.comIntel details U.S. advanced packaging push for larger AI ...
newsroom.intel.comIntel’s U.S. Advanced Packaging Enables Next-Generation AI Semiconductors