TSMCs neue Wunderwaffe CoPoS: So will der Chip-Gigant Samsung die Vorherrschaft bei Panel-Level-Packaging entreißen

Die Halbleiterindustrie erlebt eine Verpackungsrevolution, und TSMC setzt massiv auf Panel-Level-Packaging (PLP). Ziel ist es, Samsungs Frühstartvorteil zu brechen und den enormen Kapazitätsengpass bei der bewährten CoWoS-Technologie zu beseitigen. Im Zentrum dieser Offensive steht CoPoS (Chip-on-Panel-on-Substrate) – eine neue Plattform, die traditionelle runde Silizium-Wafer durch quadratische Panels ersetzt. So können mehr KI-Chips günstiger verpackt werden. Die Pilotlinie läuft bereits, doch der Weg zur Massenproduktion ist noch ungewiss.

Was CoPoS so besonders macht

CoPoS ist TSMCs Antwort auf die Skalierungsgrenzen des Wafer-Level-Packaging. Statt runder 300-mm-Wafer kommen quadratische Panels mit 310 mm × 310 mm zum Einsatz, perspektivisch sogar noch größere Formate. Dieser Geometrie-Wechsel hat einen überraschend großen Effekt: Der Wechsel von rund auf eckig vergrößert die nutzbare Fläche dramatisch, wodurch deutlich mehr Chips pro Substrat verarbeitet werden können und die Kosten pro verpacktem Chip sinken .

Die Technologie vereint TSMCs ausgereiften CoWoS-Ansatz (Chip-on-Wafer-on-Substrate) mit Techniken des Fan-Out Panel-Level Packaging (FOPLP). Heraus kommt eine Plattform, die von Grund auf für die extremen Interposer-Größen und die Chiplet-Integration konzipiert wurde, die KI-GPUs und kundenspezifische ASICs der nächsten Generation benötigen . Nvidia gilt weithin als erster Schlüsselkunde; CoPoS soll dessen KI-Prozessoren der Post-Blackwell- bzw. Rubin-Ära unterstützen .

TSMC enthüllte die 310 mm × 310 mm große CoPoS-Produktlinie auf seinem North America Technology Symposium 2025, mit dem Ziel, die ersten Produkte bis Ende 2028 auszuliefern .

Von der Pilotlinie zur Massenproduktion: Ein umstrittener Zeitplan

Die Einführung von CoPoS verläuft auf zwei Gleisen. Das erste ist die Pilotlinie, die planmäßig vorangeschritten ist. Die Gerätelieferungen an das Forschungs- und Entwicklungsteam begannen im Februar 2026, und die komplette Pilotlinie im Werk Longtan der TSMC-Tochter VisEra wurde im Juni 2026 fertiggestellt . Auf der jährlichen Hauptversammlung von TSMC am 4. Juni bestätigte Chairman und CEO C.C. Wei öffentlich, dass die Pilotlinie in Betrieb ist, Materialien und Verbrauchsmittel gesichert sind und eine umfassende Validierung von Anlagen und Prozessen läuft .

Das zweite Gleis ist die Volumenproduktion, und hier ist die Lage weniger klar. Das unter Lieferketten- und Branchenquellen am häufigsten genannte Zeitfenster reicht von Ende 2028 bis zur ersten Hälfte 2029, wobei die Großserienproduktion in TSMCs AP7-Fabrik in Chiayi, Taiwan, angesiedelt sein soll . Einige Berichte deuten sogar darauf hin, dass die ersten Auslieferungen bereits Ende 2028 beginnen könnten .

Ein widersprüchlicher Bericht von April 2026 hingegen besagt, dass die Massenproduktion auf das vierte Quartal 2030 verschoben wurde – rund zwei Jahre später als von vielen Marktbeobachtern angenommen. Die Verzögerung, so der von DigiTimes zitierte Bericht, sei auf anhaltende technische Herausforderungen bei der "Gleichmäßigkeit" und dem "Verzug" (Warpage) bei der Skalierung auf Panel-Niveau zurückzuführen . Die Investitionsausgaben von TSMC für fortschrittliche Verpackungstechnologien sollen von 2025 bis 2027 dennoch mit einer jährlichen Wachstumsrate von 24 Prozent weiter steigen, was unterstreicht, wie zentral diese Wette für die Roadmap des Unternehmens geworden ist .

Aufbau einer neuen Lieferkette

TSMC entwickelt CoPoS nicht im Alleingang. Das Unternehmen baut aktiv eine vollständige Lieferkette für Materialien, Komponenten und Ausrüstung auf und hat bereits damit begonnen, taiwanesische Partner zu qualifizieren . Anfang 2026 erweiterte sich Taiwans sogenanntes "Nationalteam für fortschrittliche Verpackungstechnologien" um zwei neue einheimische Firmen, die dem CoPoS-Ökosystem beitraten. Dies ist ein deutliches Zeichen dafür, wie sehr TSMC in eine lokalisierte Zuliefererbasis investiert, um den Hochlauf zu unterstützen .

Das Duell mit Samsung

Samsung ist heute der klare Marktführer beim Panel-Level-Packaging. Das Unternehmen vermarktet die Technologie seit Jahren erfolgreich, setzt sie bei mobilen Prozessoren und Power-Management-ICs ein und entwickelt aktuell eine ultragroße System-on-Panel (SoP)-Technologie, die auf Kunden wie Tesla abzielt . Samsungs FOPLP-Plattform bietet bereits heute handfeste Vorteile gegenüber herkömmlichen Verpackungen, etwa einen bis zu 40 Prozent kleineren Formfaktor und eine um 15 Prozent bessere thermische Leistung .

TSMC stieg spät in das Panel-Level-Packaging ein und begann die ernsthafte Entwicklung erst 2024 . Doch CoPoS ist ein gezielter Gegenangriff. Anstatt direkt bei mobilen oder Standard-Chips zu konkurrieren, konzipiert TSMC CoPoS speziell für die größten und komplexesten KI-Prozessoren – Nvidia-GPUs, ASICs der großen Cloud-Anbieter und andere Hochleistungschips, die die nächste Dekade der Rechenzentrumsarchitektur prägen werden . Wenn TSMC die technischen Probleme auf Panel-Ebene lösen und das Massenproduktionsfenster 2028–2029 erreichen kann, dürfte das Unternehmen Samsungs Erstanbietervorteil mit einer Plattform, die maßgeschneidert für das KI-Zeitalter ist, ernsthaft angreifen.

Der KI-getriebene Milliardenmarkt

Der Markt für fortschrittliche Verpackungen befindet sich nach Analystenmeinung in einem "goldenen Zyklus" mit gleichzeitigem Volumen- und Preiswachstum, der vollständig von der Nachfrage nach KI-Rechenleistung getrieben wird . Die Zahlen sprechen für sich:

• Für 2026 wird für den globalen Markt für fortschrittliche Halbleiterverpackungen ein Volumen zwischen rund 44 und 59 Milliarden US-Dollar prognostiziert, wobei Sigmaintell Consulting von 58,7 Milliarden US-Dollar ausgeht .
• Für die frühen bis mittleren 2030er Jahre gehen die Schätzungen je nach Definition weit auseinander. Bloomberg Intelligence sieht allein den Markt für 2.5D/3D-Verpackungen bei einem jährlichen Wachstum von 26 Prozent auf 80,5 Milliarden US-Dollar bis 2033 steigen . Grand View Research prognostiziert für den gesamten Markt für fortschrittliche Verpackungen ein Volumen von 66 Milliarden US-Dollar bis 2033 mit einem moderateren CAGR von 6 Prozent, während Fortune Business Insights bei einem CAGR von 8,6 Prozent von 94,3 Milliarden US-Dollar bis 2034 ausgeht .
• Das spezielle Segment für KI-Chips wurde 2025 auf etwa 7,5 Milliarden US-Dollar geschätzt und soll jährlich um etwa 12 Prozent auf 22,5 Milliarden US-Dollar bis 2035 wachsen .

Trotz des rasanten Kapazitätsausbaus bleibt das Angebot an 2.5D- und 3D-Verpackungen dauerhaft knapp. Sigmaintell erwartet, dass das Ungleichgewicht mindestens bis zur zweiten Hälfte des Jahres 2027 anhalten wird . CoPoS ist TSMCs langfristige Antwort auf diesen Mangel – ein Weg, die Wafer-Level-Decke zu durchbrechen und Kapazitäten freizusetzen, die die derzeitige CoWoS-Infrastruktur schlichtweg nicht bieten kann.

Die alles entscheidende Frage

Die größte Unbekannte in dieser gesamten Roadmap ist die Technik, nicht die Marktnachfrage. Ob TSMC die Probleme mit Gleichmäßigkeit und Verzug auf Panel-Ebene lösen kann, die die frühe Entwicklung belastet haben, wird darüber entscheiden, ob CoPoS Ende dieses Jahrzehnts als starker neuer Wettbewerber auf den Markt kommt oder ob es Richtung 2030 abrutscht . Mitte 2026 ist die Pilotlinie fertig, die Lieferkette formiert sich und das Geld ist zugesagt. Alles andere hängt von den Ausbeutekurven ab, die TSMC aus quadratischen Panels herausholen kann.