Huawei enthüllt Tau-Skalierungsgesetz: Der architektonische Trick, der US-Chip-Sanktionen aushebelt

Von kleineren Transistoren zu kürzeren Laufzeiten

Der Kern des Tau-Skalierungsgesetzes ist die Optimierung von τ (tau), der Signallaufzeit, als zentrale Fortschrittsmetrik . Indem Huawei optimiert, wie schnell ein Signal durch Chips und Systeme propagiert wird, will das Unternehmen mehr Leistung und Effizienz aus bestehenden Fertigungsverfahren herausholen.

Das ist vor allem deshalb wichtig, weil das Mooresche Gesetz – das jahrzehntelang eine Verdopplung der Transistordichte alle 18 bis 24 Monate postulierte – weltweit an physikalische und wirtschaftliche Grenzen stößt . Huawei positioniert Tau als Nachfolgeprinzip, das innerhalb seiner sanktionierten Realität funktioniert .

LogicFolding: Die praktische Sanktions-Umgehung

Ohne LogicFolding würde das Tau-Skalierungsgesetz reine Theorie bleiben . Anstelle einer einzelnen Ebene von Logiktransistoren stapelt LogicFolding mehrere Lagen vertikal übereinander – ein echter 3D-Chip. Huawei zufolge erhöht eine zweilagige LogicFolding-Architektur die Transistordichte um 55 % und die Energieeffizienz um 41 % . Entscheidend ist, dass dies mit älteren DUV-Lithografieanlagen (Deep Ultraviolet) möglich ist, die nicht unter die schärfsten US-Sanktionen fallen, die den Zugang zu hochmodernen ASML-EUV-Maschinen blockieren .

Erster kommerzieller Fahrplan: 2026

• Die ersten LogicFolding-Chips werden noch in diesem Jahr in neuen Kirin-Smartphone-Prozessoren zum Einsatz kommen und eine Dichte von 238 Millionen Transistoren pro mm² erreichen .
• Ihr Debüt werden diese Chips voraussichtlich in der Huawei Mate 90-Serie geben .

Langfristiges Ziel: 1,4-nm-Äquivalent bis 2031

• Mit einer dreilagigen Stapelung sollen Huaweis High-End-Chips bis 2031 die Transistordichte eines 1,4-Nanometer-Prozesses erreichen .
• Dies würde nahe an die globale Spitze der Chipfertigung heranrücken, wo TSMC, Samsung und Intel Ende des Jahrzehnts sein dürften .
• Der gesamte Fahrplan soll ausschließlich mit DUV-Lithografie realisierbar sein .

Strategische Bedeutung für Chinas Halbleiter-Autarkie

Die Ankündigung wurde sofort als mehr als nur eine Produkt-Roadmap gelesen. Analysten sprachen von einem möglichen „DeepSeek-Moment“ für den chinesischen Halbleitersektor – ein architektonischer Durchbruch, der die US-Hardware-Blockade nicht nur aushält, sondern umgeht . Die strategische Bedeutung wird durch mehrere Faktoren unterstrichen:

• Erstes chinesisches Leitprinzip: Staatsmedien hoben hervor, dass China damit erstmals einen eigenen globalen Rahmen für die Halbleiterindustrie vorschlägt, anstatt nur den Vorgaben westlicher Unternehmen zu folgen .
• Doppelnutzen für Smartphones und KI: Das Tau-Skalierungsgesetz und LogicFolding zielen darauf ab, sowohl die Kirin-Smartphone-SoCs als auch die Ascend-KI-Beschleuniger zu verbessern und so den heimischen KI-Chip-Markt direkt anzuvisieren, auf dem Nvidia derzeit eine starke Position hat .
• Meilenstein für ein eigenes Chip-Ökosystem: Die Ankündigung untermauert die breiter angelegte Strategie Pekings, ein eigenständiges Halbleiter-Ökosystem zu schaffen, das nicht von ausländischen Lithografiewerkzeugen abhängt – ein Ziel, das die US-Sanktionen eigentlich verhindern sollen . Huawei teilte mit, dass bereits 381 Chips nach den Prinzipien des Tau-Skalierungsgesetzes entworfen und in Massenproduktion gefertigt wurden .

Was Huawei noch nicht gezeigt hat

Die Ankündigung sorgte weltweit für Schlagzeilen, doch wichtige Fragezeichen bleiben. Huawei hat auf der Konferenz keine unabhängigen Leistungsdaten oder verifizierte Benchmarks vorgelegt .

Vergleichbare Dichte ist keine vergleichbare Leistung
Die Transistordichte ist nur eine Variable der Chip-Performance. Eine durch 3D-Stapelung erreichte, 1,4 nm äquivalente Transistoranzahl ist nicht automatisch mit den Taktraten, Leistungscharakteristiken, dem thermischen Verhalten oder der Fertigungsausbeute eines echten, von TSMC oder Samsung hergestellten 1,4-nm-Chips gleichzusetzen .

Thermische Herausforderungen der vertikalen Stapelung
Das Stapeln von Logikschichten bringt erhebliche Komplexität bei der Wärmeableitung mit sich. Hitze aus der Mitte eines 3D-Stapels ist schwerer abzuführen. Dies zu lösen, ohne die Leistung zu drosseln oder die Zuverlässigkeit zu riskieren, ist eine bekannte technische Hürde aller 3D-integrierten Designs .

Ehrgeiziger Zeitplan, unbestätigte Ausbeute
Der Weg von einem bewiesenen zweilagigen Chip im Jahr 2026 zu einem kommerziellen, hoch profitablen dreilagigen Produkt bis 2031 ist ein aggressives Ziel. Unabhängige Analysten haben noch nicht bestätigt, ob die angepeilten Dichten, Effizienz- und Yield-Ziele im Zeitplan erreicht werden können .

Eine neue Wendung im Chip-Krieg

Ob Huawei nun jeden Meilenstein zeitgerecht erreicht oder nicht – die Ankündigung des Tau-Skalierungsgesetzes und von LogicFolding ist ein wichtiger strategischer Kurswechsel. Statt darauf zu warten, dass die Sanktionen aufgehoben werden oder die heimische EUV-Technologie ausreift, will Huawei neu definieren, was Fortschritt bei Halbleitern bedeutet – zu Bedingungen, die mit den verfügbaren Werkzeugen machbar sind .

Sollte dieser Ansatz in realen Produkten wettbewerbsfähige Ergebnisse liefern, könnte er einen neuen architektonischen Pfad validieren, dem andere sanktionierte chinesische Firmen folgen. Und möglicherweise sogar die globale Industrie in ihrer Antwort auf das Ende der geometrischen Skalierung beeinflussen – auch außerhalb Chinas.