Nvidia Feynman: Warum TSMCs A16, SoIC und CPO entscheidend sind

Nvidias Feynman gilt laut Branchen- und Lieferkettenberichten als die nächste große KI-Computing-Plattform nach Rubin. Die Massenproduktion soll im zweiten Halbjahr 2028 beginnen. Entscheidend ist dabei weniger ein einzelner kleinerer Fertigungsknoten als das Zusammenspiel aus moderner Logik, 3D-Chipintegration, High-Bandwidth Memory (HBM) und optischer Vernetzung. Nvidia soll diese Anforderungen bereits Jahre vor dem geplanten Start mit TSMC abstimmen.

Die Angaben sind als Branchenberichte zu verstehen. Weder Nvidia noch TSMC haben bislang eine vollständige offizielle Darstellung zu Feynmans finalem Design, der Fertigungszuteilung oder dem Produktionsplan veröffentlicht.

Was Feynman gegenüber Rubin verändern könnte

Die Rubin-Generation setzt auf die Integration mehrerer Chiplets mit HBM. Feynman soll diesen Ansatz laut den Berichten deutlich weiterentwickeln: mit einem größeren Anteil 3D-gestapelter Chiplets, TSMCs SoIC-Technologie, kundenspezifischem HBM und Co-Packaged Optics (CPO).

Als Fertigungsbasis wird TSMCs A16 genannt – ein weiterentwickelter Prozess der 2-Nanometer-Klasse beziehungsweise ein Prozess der 1,6-Nanometer-Klasse. Feynman würde demnach die N2-Familie überspringen, statt sie als Zwischenschritt zu nutzen.

Die Kombination könnte die Packungsdichte erhöhen und dabei helfen, die Herausforderungen bei Energieverbrauch und Signalintegrität in sehr großen KI-Clustern zu bewältigen. Verifizierte finale Leistungsdaten liegen jedoch nicht vor. Angaben zu Feynmans exakter Bandbreite oder Rechenleistung sind daher nicht als bestätigte Produktdaten zu verstehen.

Was TSMC liefern müsste

Für Feynman wären nicht einfach nur zusätzliche Waferstarts in einem modernen Logikprozess nötig. TSMC müsste mehrere Fertigungsebenen gleichzeitig koordinieren:

• A16-Logikfertigung: TSMC müsste den A16-Prozess auf die Ausbeute und das Volumen bringen, die eine Nvidia-Plattform mit hohen Stückzahlen erfordert. Berichte nennen A16 als erwartete Technologie für Feynman; die konkrete Kundenzuteilung und endgültige Produktionsplanung sind aber unbestätigt.
• SoIC-3D-Integration: Mehr vertikal gestapelte Chiplets würden deutlich höhere SoIC-Durchsätze voraussetzen. Hinzu kommen präzises Bonden, Tests, Wärmemanagement und eine ausreichende Ausbeutekontrolle, damit die Technologie wirtschaftlich in großen Stückzahlen eingesetzt werden kann.
• HBM- und 2,5D-Packaging: Die Plattform soll 3D-Integration mit HBM und weiteren Advanced-Packaging-Abläufen wie CoWoS oder Nachfolgetechnologien verbinden. Eine endgültige Feynman-Gehäusekonfiguration ist aus den Berichten nicht ableitbar.
• CPO-Fertigung: Optische Engines und Switch-Silizium müssten zu einem zuverlässigen Produktionssystem integriert und getestet werden – nicht nur zu einer begrenzten Demonstration. TSMC soll an der Siliziumphotonik- und Packaging-Kette für Nvidias CPO-Produkte beteiligt sein.

Die strategische Konsequenz: Packaging-Kapazität könnte für Nvidias Produkt-Roadmap ebenso wichtig werden wie die reine Transistorkapazität. Eine Fertigungsanlage kann zwar moderne Logikchips herstellen. Eine vollständige KI-Plattform entsteht aber erst, wenn Dies, Speicher und optische Verbindungen mit akzeptabler Ausbeute sowie vertretbarem Energieverbrauch zusammengefügt werden.

SoIC-Kapazität: Der gemeldete Ausbau

Lieferkettenberichte zeichnen ein Bild eines deutlichen Ausbaus bei TSMCs SoIC-Kapazität. Frühere Planungen sahen demnach für 2026 rund 10.000 bis 15.000 SoIC-Wafer pro Monat vor; bis Ende 2026 sollte die Kapazität auf 20.000 Wafer pro Monat steigen. Das neuere gemeldete Ziel liegt bei etwa 50.000 Wafern pro Monat bis Ende 2027.

Gegenüber dem Ziel von 20.000 Wafern zum Jahresende 2026 wäre das im Folgejahr eine Steigerung um das 2,5-Fache. Die Nachfrage soll dabei nicht nur von Nvidia kommen, sondern auch von AMD und weiteren Kunden für fortschrittliche Gehäuse- und Integrationslösungen. Die gesamte Kapazität wäre daher nicht automatisch Feynman vorbehalten.

Es handelt sich um gemeldete Planungszahlen, nicht um bestätigte Nvidia-Zuteilungen. Außerdem beschreiben sie Waferkapazität und nicht die Zahl fertiger Feynman-Systeme. Der tatsächliche Output würde unter anderem von Chipgrößen, Package-Designs, Ausbeute und nachgelagerten Tests abhängen.

AP7 und AP8: Wo die Expansion entsteht

Der gemeldete Ausbau konzentriert sich auf TSMCs Anlagen Chiayi AP7 und AP8 im Southern Taiwan Science Park in Süd-Taiwan.

AP7 wird als Projekt mit acht Bau- beziehungsweise Ausbauphasen beschrieben. Nach den vorliegenden Berichten laufen in frühen Phasen bereits Installationsarbeiten; spätere Phasen befinden sich in unterschiedlichen Stadien von Genehmigung und Planung. Die Anlage soll je nach Kundenbedarf mehrere Advanced-Packaging-Technologien unterstützen, darunter SoIC, CoWoS und CPO-bezogene Fertigung.

AP8 ist als dreiphasiges Projekt mit den Abschnitten P1 bis P3 beschrieben und soll sich auf Advanced Packaging wie CoWoS konzentrieren. Verlässliche, detaillierte Inbetriebnahmetermine für jede einzelne Phase liegen öffentlich nicht vor. Deshalb sollten einzelne Baufortschritte nicht als feste Produktionsfristen interpretiert werden.

Der entscheidende Punkt ist der Vorlauf: Packaging-Anlagen und Ausrüstung müssen lange vor dem Beginn der Serienproduktion eines neuen Beschleunigers geplant und qualifiziert werden. Wenn Feynman im zweiten Halbjahr 2028 in die Massenproduktion gehen soll, müssten wichtige Kapazitäts- und Qualifikationsentscheidungen bereits Jahre zuvor fallen.

Rubin läuft an – während Feynman vorbereitet wird

Der Übergang ist kein sauberer Staffelwechsel. Nvidia fährt Vera Rubin laut eigenen Angaben in die vollständige Produktion hoch und soll gleichzeitig Forschungs- und Lieferkettenressourcen in Richtung Feynman verschieben. Nvidias Produktmaterial beschreibt Vera Rubin als Plattform auf dem Weg zur vollständigen Produktion; Branchenberichte nennen für Feynman das zweite Halbjahr 2028.

Diese Überschneidung bietet Nvidia einen Vorteil, bedeutet für die Fertigung aber zusätzlichen Druck. Das Unternehmen kann seine Produktkadenz aufrechterhalten, anstatt erst nach dem Abschluss einer Generation mit der nächsten zu beginnen. TSMC und seine Zulieferer müssen währenddessen die aktuelle Rubin-Nachfrage bedienen und parallel einen neuen Prozess, komplexere Gehäuse, optische Komponenten sowie die dazugehörigen Materialien für Feynman qualifizieren.

Warum Nvidias CPO-Schritt wichtig ist

Nvidias Spectrum-X Ethernet Photonics liefert ein frühes Beispiel für die Richtung, in die sich Feynman laut den Berichten bewegen könnte. Bei dem Produkt werden optische Komponenten direkt mit dem Switching-ASIC in einem Package kombiniert. Dadurch verkürzt sich die Strecke, die Hochgeschwindigkeitssignale über elektrische Verbindungen zurücklegen müssen. Nvidia zufolge hat die Plattform durch eine enge gemeinsame Entwicklung des Halbleiter- und System-Ökosystems die Produktionsreife erreicht.

Nvidia beschreibt Spectrum-X Ethernet Photonics als CPO-Ethernet-System mit 200 Gbit/s pro Lane und bis zu 409,6 Tbit/s Bandbreite. Die Produktseite nennt eine Verfügbarkeit im zweiten Halbjahr 2026; Branchenberichte sprechen von Lieferungen an ausgewählte Partner und dem Übergang in die Volumenproduktion.

In der gemeldeten Lieferkette übernimmt TSMC eine Rolle bei der Siliziumphotonik-Fertigung, während Foxconn für die Montage des fertigen Switch-Systems zuständig sein soll. Weitere Partner liefern Komponenten und übernehmen Aufgaben bei Chip-Packaging, Tests, Lasern und optischen Subassemblies.

CPO ist deshalb relevant, weil große KI-Cluster zunehmend durch die Verbindung zwischen den Beschleunigern begrenzt werden. Mit wachsender Systemgröße können Energieverbrauch, Bandbreite, elektrische Reichweite und Signalintegrität die Gesamtleistung bremsen – selbst wenn die Rechenchips allein schneller werden. Die optische Integration soll einen Teil dieses Scale-out-Problems lösen. Ob sich die Technologie in großen Stückzahlen, zuverlässig und bei Kunden bewährt, bleibt jedoch ein praktischer Test.

Was die Roadmap für die KI-Infrastruktur bedeutet

Feynmans gemeldetes Design deutet auf einen breiteren Wandel bei der Planung von KI-Hardware hin. Nvidias Roadmap kann TSMCs Investitionen bereits vor dem Produktstart beeinflussen, weil dafür Logik, Speicherintegration, 3D-Stacking, optisches Packaging, Fertigungsanlagen und Tests aufeinander abgestimmt werden müssen.

Drei Folgen stechen hervor:

1. Advanced Packaging wird zum strategischen Engpass. Der gemeldete Anstieg von 20.000 auf 50.000 SoIC-Wafer pro Monat legt nahe, dass die Kapazität für 3D-Integration ebenso kritisch werden könnte wie die Versorgung mit modernen Logik-Wafern.
2. Die Zulieferkette wird enger an Nvidias Taktung gekoppelt. Anlagenbau und Ausrüstungsinstallation müssen früh beginnen, weil sich Packaging-Kapazität nicht kurzfristig nachrüsten lässt, sobald eine Beschleunigergeneration bereits ausgeliefert wird.
3. Cloud-Anbieter müssen komplette KI-Systeme finanzieren. Ein KI-Ausbau der Generation 2028 würde mehr erfordern als Beschleuniger: Dazu kämen HBM-Systeme, Advanced Packages, optische Netzwerke, Stromversorgung und Kühlung. Das ist eine Schlussfolgerung aus der gemeldeten Technologierichtung, keine veröffentlichte Prognose zu den Cloud-Ausgaben.

Feynman ist damit nicht nur ein möglicher künftiger Chipname, sondern auch ein Signal für die Lieferkette. Sollten die Berichte zutreffen, erwartet Nvidia von TSMC eine synchronisierte Fertigungsplattform, in der A16-Logik, SoIC-Stacking, HBM-Integration und CPO-Vernetzung gemeinsam reifen. Der nächste Engpass könnte dann nicht allein im kleinsten Transistor liegen, sondern in der Fähigkeit der Industrie, riesige KI-Systeme zuverlässig und in großem Maßstab zu montieren und zu verbinden.