MediaTeks Intel-EMIB-T-Wette: Eine Kampfansage an TSMCs Verpackungsdominanz

Für Intel Foundry ist dies eine Zeitenwende. Einen prestigeträchtigen Auftrag von MediaTek – einem historisch TSMC-treuen Schwergewicht – an Land zu ziehen, ist eine machtvolle externe Bestätigung. Sie beweist, dass EMIB-T keine reine Präsentationstechnik ist, sondern eine produktionsreife Option für komplexe KI-Beschleuniger. Intel-CFO Dave Zinsner erklärte jüngst, man sei „kurz davor, einige Deals im Wert von mehreren Milliarden Dollar pro Jahr“ allein im Bereich Advanced Packaging abzuschließen, wobei EMIB-T der Hauptwachstumstreiber sei .

Dieser Auftrag ist essenziell, denn er behebt eine chronische Schwäche in Intels Foundry-Erzählung: den Mangel an hochkarätigen externen Erfolgsgeschichten. Mit MediaTek an Bord verwandelt sich EMIB-T von einer technischen Kuriosität in ein glaubwürdiges kommerzielles Angebot. Dies gibt anderen Hyperscalern und Chipdesignern das nötige Vertrauen, ihre Lieferketten abseits der überlasteten TSMC-Kapazitäten zu diversifizieren .

EMIB-T vs. CoWoS: Eine technische Weggabelung

Die Entscheidung zwischen Intels EMIB-T und TSMCs CoWoS ist eine fundamentale architektonische Frage, die Kosten, Skalierbarkeit und Stromversorgung massiv beeinflusst. Der Kernunterschied liegt darin, wie mehrere Recheneinheiten (Dies) und High-Bandwidth-Memory-Stapel (HBM) miteinander verbunden werden.

TSMCs CoWoS (Chip-on-Wafer-on-Substrate) verwendet einen großen, passiven Silizium-Interposer als Fundament, auf dem alle Chips platziert werden. Dieser vollflächige Interposer fungiert als extrem feiner Datenhighway mit tausenden vertikalen Verbindungen (Through-Silicon Vias, TSVs), was extrem hohe Bandbreiten bietet – allerdings zu einem sehr hohen Preis . Die Größe dieses Interposers wird durch die Retikel-Grenze der Lithografie begrenzt, was die maximale Paketgröße limitiert und mit zunehmender Komplexität die Ausbeute negativ beeinflussen kann .

Intels EMIB-T (Embedded Multi-die Interconnect Bridge with Through-Silicon Vias) verfolgt einen fundamental anderen Ansatz. Anstelle eines monolithischen Interposers werden winzige, lokalisierte Siliziumbrücken direkt in das organische Trägersubstrat eingebettet – und zwar nur an den exakten Punkten, an denen Hochgeschwindigkeitsverbindungen zwischen bestimmten Dies benötigt werden . Dadurch entfällt die teure, vollflächige Siliziumplatte, was Materialkosten senkt und physisch größere Pakete ermöglicht. Diese können enorme Ausmaße von bis zu 120 × 180 mm erreichen und über 38 Brücken-Dies sowie mehr als 12 retikelgroße Recheneinheiten integrieren, da das Paket nicht durch den Retikel eines einzelnen Interposers limitiert wird .

Eine entscheidende Verbesserung von EMIB-T gegenüber Intels bisherigem EMIB ist die Einführung von Through-Silicon Vias (TSVs) innerhalb der Brücken. Während herkömmliches EMIB Signale um die Brücke herumführt, leitet EMIB-T sie hindurch. Dies verbessert Signalintegrität und Stromversorgung drastisch, indem der Widerstand im Vergleich zur alten Kragarm-Stromversorgung um mehr als 30 % reduziert wird . Die Technologie integriert zudem Hochleistungs-MIM-Kondensatoren und ist damit besser für die Stromversorgungsanforderungen von HBM4-Speichern gerüstet .

Zusammengefasst: CoWoS priorisiert maximale Bandbreite mittels eines einheitlichen, teuren Interposers, während EMIB-T eine modulare, potenziell günstigere und massiv skalierbare Architektur bietet – zum Preis einer geringeren Ökosystemreife und unerprobter Produktionsausbeuten.

Der Zeitplan: Vom Tape-Out zur Massenproduktion

MediaTeks Bekenntnis folgt einem konkreten, aggressiven Zeitplan. Das Unternehmen gab bekannt, dass das Projekt auf ein Tape-Out im vierten Quartal 2026 abzielt, die Massenproduktion soll im vierten Quartal 2027 anlaufen . Dieser Zeitplan deckt sich mit Intels eigener Roadmap, die den Start der vollständigen EMIB-T-Produktion in den Fabs für dieses Jahr vorsieht, wobei die breitere EMIB-Technologie ab der zweiten Jahreshälfte 2026 signifikante Umsätze generieren soll . Das Tape-Out Ende 2026 markiert den kritischen „Design-Freeze“-Moment, nach dem der lange und riskante Weg zur Erzielung hoher Fertigungsausbeuten beginnt.

Die Warnung des Analysten: Kuos Bedenken zur Ausbeute

Dieser ambitionierte Zeitplan wird von einem großen technischen Risiko überschattet: der Ausbeute. Der renommierte Analyst Ming-Chi Kuo hat sich als prominente Stimme der Vorsicht positioniert und warnt, dass der Übergang von der Validierung zur Massenproduktion außergewöhnlich schwierig sein wird.

Laut Enthüllungen hat Intels EMIB-T-Prozess eine Technologievalidierungs-Ausbeute von etwa 90 % bei Googles nächster TPU-Generation mit dem Codenamen „Humufish“ erreicht, die ebenfalls für die zweite Jahreshälfte 2027 anvisiert wird . Kuo beschreibt das Erreichen von 90 % als einen „sehr positiven, aber vernünftigen Datenpunkt“ für eine Technologie, die sich noch in der Entwicklung befindet, betont aber, dass sie „signifikant unter“ der Zielausbeute von ~98 % liegt, die als notwendig für eine kommerziell tragfähige Massenproduktion gilt .

Entscheidend ist, dass Kuo eine scharfe Trennlinie zwischen Validierungsausbeute und echter Massenproduktionsausbeute zieht. Er merkt an, dass die 90 % angesichts noch nicht finalisierter Spezifikationen für Humufish eher begrenzte Validierungsdaten als eine verlässliche Produktionsprognose darstellen . Seine pointierteste Warnung lautet, dass der Schritt von 90 % auf 98 % schwieriger ist als der Weg vom Projektstart bis zu 90 % . In dieser letzten Etappe schaffen die komplexen Wechselwirkungen zwischen Design, Prozess und Materialien eine äußerst knifflige Optimierungslandschaft. Ein Research-Bericht der Citibank untermauert diese vorsichtige Einschätzung und stellt fest, dass TSMC aufgrund seines ausgereiften und marktbeherrschenden Ökosystems kurzfristig kaum Wettbewerbsdruck von Intel zu befürchten hat .

Die geheimnisvolle Google-Verbindung

Zusätzliche Komplexität erhält die Geschichte durch die vielfach berichtete, aber offiziell unbestätigte Partnerschaft zwischen MediaTek und Google. Quellen aus der Lieferkette berichten übereinstimmend, dass MediaTek kundenspezifische KI-ASICs, einschließlich einer Tensor Processing Unit (TPU), für einen großen Rechenzentrumskunden entwickelt – bei dem es sich mit hoher Wahrscheinlichkeit um Google handelt . Die 90-prozentige EMIB-T-Validierungsausbeute wurde speziell bei Googles nächster TPU-Generation, Codename „Humufish“, erzielt .

MediaTek hat es jedoch öffentlich abgelehnt, Google als Kunden zu nennen, und kommentierte auch nicht, ob man die EMIB-Technologie für Google-Chips nutzen werde . Diese offizielle Zurückhaltung macht MediaTeks exklusives EMIB-T-Commitment umso bedeutsamer: Es deutet darauf hin, dass zumindest ein Großkunde von Intels Packaging-Roadmap überzeugt genug war, um ein Projekt darauf zu genehmigen – eine Entscheidung, die Berichten zufolge auf die Kosten- und Kapazitätsvorteile von EMIB gegenüber einem ausgereizten CoWoS zurückzuführen ist .

Ein Strategiewechsel, keine Abkehr

Das exklusive EMIB-T-Commitment ist eine dramatische strategische Wende. Noch wenige Tage vor der COMPUTEX-Ankündigung präsentierte sich MediaTek öffentlich als neutraler Dual-Source-Anbieter. Senior Vice President Vince Hu erklärte: „Wir sind einer der wenigen Custom-Silicon-Anbieter, die sowohl (TSMCs) CoWoS als auch (Intels) EMIB unterstützen. Wir lassen unsere Kunden wählen“ .

Der Sprung von einer neutralen Position zu einem exklusiven, projektspezifischen Commitment signalisiert einerseits großes Vertrauen, andererseits aber auch den immensen Druck, Kapazitäten zu sichern. Letztlich scheint die Entscheidung pragmatischer Natur zu sein und keine vollständige Abkehr. MediaTek führt seine tiefe Beziehung zu TSMC fort und plant das Tape-Out seines nächsten Flaggschiff-Smartphone-SoCs im TSMC N2P-Prozess . Für MediaTek ist die EMIB-T-Wette Teil einer zweigleisigen Strategie, um seine KI-Chip-Ambitionen zu verwirklichen, ohne durch einen einzelnen Zulieferer-Engpass ausgebremst zu werden – selbst wenn dies bedeutet, das immense technische Risiko der Markteinführung einer neuen Packaging-Technologie zu schultern.