TSMC will die KI-Industrialisierung mit Packaging und Photonik beschleunigen

Die zentrale Botschaft von TSMC auf der SEMICON Taiwan 2026 lautet: Die nächste Phase der KI wird auf Systemebene entschieden – nicht allein durch schnellere Prozessoren oder größere Modelle. Der taiwanische Auftragsfertiger will moderne Logik, SoIC-3D-Stacking, CoWoS-2,5D-Packaging und Siliziumphotonik zu einer gemeinsamen Plattform verbinden. So sollen Daten in immer größeren KI-Systemen effizienter bewegt werden. 13

Das große Versprechen: 50-mal mehr Systemleistung bis 2029

TSMC erwartet, dass die Integration von SoIC und CoWoS die Rechenleistung eines Gesamtsystems bis 2029 auf ungefähr das 50-Fache des Niveaus von 2024 erhöhen könnte. Die Prognose steht für einen Strategiewechsel: Fortschritt wird nicht mehr nur an einem einzelnen Prozessor gemessen, sondern an der Kombination aus mehreren Rechendies, High-Bandwidth-Memory (HBM) und besonders dichten Verbindungen in einem gemeinsamen System. 3

Die berichtete 3DFabric-Roadmap sieht für 2026 eine SoIC-Integration von N2P auf N3P und für 2029 eine A14-auf-A14-Integration vor. Die Verbindungsabstände sollen dabei bis auf 4,5 Mikrometer sinken. Ziel ist eine höhere Dichte und Effizienz bei den Verbindungen zwischen gestapelten und nebeneinander angeordneten Komponenten. 315

Warum die Inferenz die Infrastruktur verändert

April Li, TSMCs Direktorin für die Geschäftsentwicklung im Bereich KI und High-Performance Computing, sagte, der Bedarf an KI-Rechenleistung wachse ungefähr fünffach pro Jahr. Außerdem verwies sie auf einen Anstieg des Volumens von Inferenz-Token um fast das 500-Fache gegenüber 2022. 13

Der zusätzliche Bedarf entsteht zunehmend bei der Inferenz – also in dem Moment, in dem ein KI-System auf Nutzer reagiert oder Aufgaben ausführt – und nicht nur beim Training größerer Modelle. Systeme für logisches Schlussfolgern und sogenannte agentische KI erzeugen und verarbeiten pro Interaktion deutlich mehr Token. Unternehmensagenten und Anwendungen für physische KI sollen zudem dauerhaft in realen Arbeitsabläufen laufen. 123

Die Konsequenz: Künftige Infrastruktur muss auf dauerhaft hohe Inferenz-Lasten ausgelegt sein. Mehr Nutzer, häufigere Anfragen und mehr Rechenaufwand pro Anfrage setzen Beschleuniger, Speicher, Netzwerke und Stromversorgung gleichermaßen unter Druck.

TSMCs These: Nicht das Rechnen, sondern der Datentransport bremst

Lis Argument für ein systemweites Co-Design beruht auf einem Effizienzproblem. Der Datentransport kann bei typischen KI-Workloads bis zu 60 Prozent der Systemaktivität ausmachen. Gleichzeitig können teure KI-Beschleuniger zu weniger als 40 Prozent ausgelastet sein. 123

Mehr Rechenkerne allein führen deshalb nicht zwangsläufig zu einem entsprechenden Leistungszuwachs. Daten müssen zwischen Logik und Speicher, über Packages hinweg, durch Server-Racks und innerhalb des Rechenzentrums bewegt werden – ohne die Grenzen von Stromversorgung und Kühlung zu sprengen.

TSMC will daher den gesamten Datenpfad optimieren: Rechenlogik und Speicher ebenso wie Verbindungen, Speicherlösungen, Stromversorgung, Kühlung, Racks und die Infrastruktur des Rechenzentrums. Advanced Packaging ist in diesem Modell nicht bloß ein Fertigungsschritt, sondern ein Bestandteil der Systemarchitektur.

Größere CoWoS-Packages für KI-Systeme mit mehreren Dies

TSMC produziert laut Berichten bereits CoWoS-Packages mit 5,5-facher Reticle-Größe. Um 2028 sollen 14-fache Packages folgen, die Berichten zufolge ungefähr zehn Rechendies und 20 HBM-Stacks aufnehmen können. 3

CoWoS steht für „Chip-on-Wafer-on-Substrate“. Bei diesem Verfahren werden Logikchips und High-Bandwidth-Memory in einem eng integrierten Package zusammengeführt. Größere Package-Flächen ermöglichen es, mehr Rechenleistung und Speicher in einem KI-Beschleuniger zu kombinieren, ohne auf einen einzigen riesigen monolithischen Chip angewiesen zu sein.

Der Ansatz spiegelt zugleich die praktischen Grenzen der modernen Chipfertigung wider. Die Aufteilung eines Systems auf mehrere Dies kann die Fertigung flexibler machen. Dafür gewinnen Package-Design, Verbindungsdichte, Tests und Wärmemanagement an Bedeutung.

Siliziumphotonik als nächste Verbindungsebene

TSMC positionierte außerdem Siliziumphotonik und Co-Packaged Optics als mögliche Antwort auf die Grenzen elektrischer Verbindungen in der KI-Infrastruktur. Für die eigene COUPE-Plattform wird eine Bandbreiten-Roadmap von 3,2 Terabit pro Sekunde auf mehr als 12,8 Terabit pro Sekunde berichtet. TSMC erwartet zudem, dass Siliziumphotonik bis 2027 mehr als die Hälfte des Marktes für optische Transceiver ausmachen könnte. Einige Zulieferer dürften laut den Berichten Ende 2026 mit der Serienproduktion von Co-Packaged Optics beginnen. 3

Das übergeordnete Ziel ist, optische Verbindungen näher an das Rechen-Package zu bringen. Kürzere Wege zwischen elektronischen und photonischen Komponenten können höhere Bandbreiten und eine bessere Energieeffizienz ermöglichen. Gleichzeitig entstehen zusätzliche Anforderungen an Laser, Glasfaserstecker, Packaging und Validierung. 1013

Die Kapazität bleibt der ungelöste Engpass

Die Roadmap beseitigt das Lieferproblem jedoch nicht automatisch. Branchenschätzungen zufolge könnte TSMCs CoWoS-Kapazität von ungefähr 13.000 bis 16.000 Wafern pro Monat Ende 2023 auf rund 120.000 bis 140.000 Wafer pro Monat Ende 2026 steigen. Dabei handelt es sich um Marktschätzungen und nicht um eine Kapazitätszahl, die TSMC in der zitierten Berichterstattung zur SEMICON Taiwan offiziell genannt hat. 636

Berichte über institutionelle Investoren schätzen, dass sich die Lücke zwischen Angebot und Nachfrage bei CoWoS bis Ende 2026 von etwa 20 auf ungefähr 10 Prozent verringern könnte, während die Kapazitäten ausgebaut werden. Das wäre eine Verbesserung, würde aber weiterhin bedeuten, dass die Nachfrage das verfügbare Angebot übersteigt. 36

Ein weiteres Risiko ist die Verteilung der Kapazitäten. Nvidia soll Schätzungen zufolge rund 60 Prozent der CoWoS-Nachfrage oder -Produktion von TSMC für 2026 ausmachen. AMD, Broadcom und große Cloud-Anbieter würden damit um den verbleibenden Anteil konkurrieren. Auch diese Zahl stammt aus Marktanalysen und wurde nicht von TSMC auf der SEMICON Taiwan neu bekannt gegeben. 4

TSMC will eine größere Rolle im KI-Stack übernehmen

Die strategische Veränderung geht über ein Upgrade der Verpackungstechnologie hinaus. Li beschrieb TSMCs Rolle als eine, die sich vom Silizium über das Rechenzentrum bis hin zum vom KI-System erzeugten Token erstreckt. 1

Damit würde TSMC zunehmend zum Koordinator des physischen KI-Stacks: von modernster Logik und HBM-Integration über Advanced Packaging und optische Ein-/Ausgabe bis hin zu Wärmedesign, Stromversorgung und Systemvalidierung. Die Herausforderungen liegen deshalb nicht nur bei der Wafer- und Package-Produktion, sondern ebenso bei optischen Komponenten, Tests, Kühlung und der Abstimmung zwischen den beteiligten Zulieferern.

TSMCs These von der „echten Industrialisierung der KI“ ist letztlich eine Wette auf Integration. Die Prognose von 50-mal mehr Systemleistung ist ambitioniert. Die Roadmap des Unternehmens zeigt aber deutlich: Entscheidend wird nicht nur sein, schnellere Chips zu fertigen. Ebenso wichtig ist es, die Verbindungen zwischen den Komponenten zu beherrschen – und die Lieferkette zu skalieren, die diese Systeme produziert.