AntwortenVeröffentlicht15 Quellen
Lanxin will RISC-V-KI vom Chip bis zum Cluster bringen
Lanxin kündigte den „智通融合“ Supernode am 19. Oktober auf dem RISC V China Summit 2026 an. Für den LX500 werden 48 RISC V Kerne, darunter 32 Performance und 16 Effizienzkerne, sowie 75 TOPS bei INT8 KI Rechenleistung genannt.
Veröffentlicht vonBearbeitet mit GPT-6 LunaBilder erstellt mit GPT Image 2
Forschungsantwort
Wichtige Erkenntnisse
- Lanxin kündigte den „智通融合“ Supernode am 19. Oktober auf dem RISC V China Summit 2026 an.
- Für den LX500 werden 48 RISC V Kerne, darunter 32 Performance und 16 Effizienzkerne, sowie 75 TOPS bei INT8 KI Rechenleistung genannt.
KI-Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: What did Shenzhen-based Lanxin Computing announce at the 2026 RISC-V China Summit about its converged-computing supernode and CTO Jia Xinxia. Article summary: Lanxin Computing announced its “converged-computing supernode” at the 2026 RISC-V China Summit on October 19, extending its LX500-based platform from individual chips and servers toward cluster-level AI infrastructure.[5. Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
Lanxin Computing hat am 19. Oktober auf dem RISC-V China Summit 2026 einen „智通融合“-Supernode vorgestellt. Das Unternehmen will damit seine RISC-V-basierte KI-Plattform vom einzelnen Chip und Server auf clusterbasierte Recheninfrastruktur erweitern. CTO Jia Xinxia erläuterte in ihrer Keynote „LX500: Unlocking a New Path for AI Inference“ den Ansatz, allgemeine CPU- und KI-Berechnungen zusammenzuführen, sowie den Stand der Produktentwicklung.1
2
CPU und KI-Rechenwerk auf einem Chip
Der LX500 soll allgemeine Rechenaufgaben und KI-Berechnungen auf einem Chip verbinden. CPU und KI-Einheiten greifen dabei laut Lanxin auf eine gemeinsame Speicherarchitektur zu. Bei herkömmlichen Systemen mit separater CPU und separatem KI-Beschleuniger müssen Daten dagegen häufig zwischen getrennten Speicherbereichen übertragen werden, etwa über PCIe. Der integrierte Ansatz soll solche Datentransfers verringern.2
Lanxin nennt für den LX500 folgende technische Daten:
- 48 RISC-V-CPU-Kerne: 32 Performance- und 16 Effizienzkerne.
- KI-Rechenwerke: Vector- und Matrix-Engines mit einer angegebenen Leistung von 75 TOPS bei INT8; unterstützt werden laut Berichten Präzisionsformate von INT4 bis FP32.
- Speicher: Gemeinsame DDR5-Ressourcen für CPU- und KI-Berechnung sowie Erweiterungsmöglichkeiten über CXL.
- RISC-V-Standards: RVA23 und RVV 1.0 werden als unterstützt aufgeführt.
1
2
6
Das sind berichtete Produktspezifikationen, keine unabhängigen Benchmark-Ergebnisse. Ein Bericht nennt außerdem CXL 2.0 und bis zu 2 TB adressierbaren Speicher; diese Details gehen über die Angaben in der Berichterstattung zum Gipfel hinaus.6
Weniger Datentransport als möglicher Vorteil
Weniger Daten zwischen getrennten Speichern hin- und herkopieren zu müssen, könnte bei KI-Inferenz den damit verbundenen Verkehr im System und die Übertragungszeit verringern. Lanxin richtet den Ansatz laut Gipfelberichten unter anderem auf die Zeit bis zum ersten Token, das sogenannte Prefill und die Verarbeitung langer Kontexte aus.2
Wie stark sich diese Werte tatsächlich verbessern, ist jedoch nicht belegt: In den verfügbaren Berichten fehlen quantifizierte Vergleichsmessungen. Der angestrebte Architekturvorteil ist daher nicht mit einem nachgewiesenen Leistungssprung gleichzusetzen.
Was über den Supernode noch offen ist
Die Ankündigung markiert den Schritt von einzelnen Chips und Servern hin zu einer Clusterlösung.1
2 Wie viele LX500-Chips der Supernode umfasst und wie sie miteinander verbunden sind, geht aus den verfügbaren Berichten allerdings nicht hervor. Ohne diese Angaben lassen sich weder die Gesamtleistung noch Speicheraufbau und Skalierung des Systems beurteilen.
Zum bisherigen Produktkontext gehört, dass der LX500 im Februar 2026 erstmals hochgefahren wurde. Im Juli wurde außerdem der mit dem Chip ausgestattete Lenovo-Server WR5219 G5 gezeigt.1
6
14 Diese Meilensteine sagen noch nicht aus, wie sich der neue Supernode unter realen Arbeitslasten schlägt.
Ein Produktmeilenstein, noch kein Leistungsurteil
Die Vorstellung zeigt einen möglichen Weg, RISC-V-Technik über Prozessoren hinaus in Server und KI-Infrastruktur zu bringen. Entscheidend wird sein, ob Hardware, Softwareumfeld und Systemdesign im praktischen Einsatz zuverlässig zusammenspielen. Als wichtige Bewährungsprobe für RISC-V-Server gelten auch anspruchsvolle Umgebungen in Telekommunikation, Finanzwirtschaft und Verwaltung.5
Bislang ist der Supernode vor allem eine bemerkenswerte Produktankündigung mit berichteten LX500-Spezifikationen und einem Konzept für gemeinsamen Speicher. Für eine belastbare Bewertung braucht es weitere Angaben zur Clusterkonfiguration, Benchmarks mit konkreten Arbeitslasten und Belege aus längerfristigen Einsätzen.
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Die Leute fragen auch
Wie lautet die kurze Antwort auf „Lanxin will RISC-V-KI vom Chip bis zum Cluster bringen“?
Lanxin kündigte den „智通融合“ Supernode am 19. Oktober auf dem RISC V China Summit 2026 an.
Was sind die wichtigsten Punkte, die zuerst validiert werden müssen?
Lanxin kündigte den „智通融合“ Supernode am 19. Oktober auf dem RISC V China Summit 2026 an. Für den LX500 werden 48 RISC V Kerne, darunter 32 Performance und 16 Effizienzkerne, sowie 75 TOPS bei INT8 KI Rechenleistung genannt.