PCIe 6.0 für KI-Rechenzentren: Microchip und Micron demonstrieren komplette Speicherplattform

Für Betreiber großer KI-Systeme ist das Zusammenspiel entscheidender als ein einzelnes Spitzenbauteil: Prozessoren, GPUs und KI-Beschleuniger benötigen kontinuierlich Daten. Die gemeinsame Demo sollte zeigen, wie sich mehrere SSDs über einen leistungsfähigen Switch parallel anbinden lassen, ohne dass sie sich einen begrenzten Bus teilen müssen .

Was wurde konkret demonstriert?

In der gezeigten Konfiguration fungierte ein Switchtec-Gen-6-Fanout-Switch als breitbandige, latenzarme Verbindung zwischen Host-Prozessoren – darunter CPUs, GPUs und KI-Beschleuniger – und mehreren Micron-9650-SSDs . Damit entsteht eine Grundlage für sogenannte Composable- und Disaggregated-Storage-Architekturen: Speicherressourcen können flexibler zusammengestellt beziehungsweise von den Recheneinheiten entkoppelt betrieben werden.

Der praktische Anspruch der Vorführung liegt daher nicht nur in höheren Datenraten. Microchip und Micron wollten vor allem eine validierte und interoperable Kombination aus Switch und SSD zeigen, die sich leichter in KI-, HPC- und Cloud-Infrastrukturen integrieren lässt .

Die wichtigsten Komponenten

Microchip Switchtec Gen 6

Der Switchtec-Gen-6-PCIe-Fanout-Switch basiert auf einem 3-nm-Fertigungsprozess und dient als zentrale Verbindungsebene für skalierbare Speicherdesigns . Zu seinen Funktionen gehören:

• hohe Lane-Anzahlen für die Anbindung mehrerer Geräte,
• Fehlerisolierung und -begrenzung auf Hardwareebene,
• Multicast für die Verteilung von Daten an mehrere Ziele,
• sowie eine Hardware-Root-of-Trust für abgesicherte Systemstarts und Vertrauensketten .

Microchip nennt außerdem Post-Quantum-Kryptografie nach CNSA-2.0-Standards. Das soll den Switch auch für besonders sicherheitskritische Cloud- und Behördenumgebungen interessant machen .

Micron 9650 NVMe-SSD

Micron meldete für die 9650 im Februar 2026 den Beginn der Serienproduktion. Das Unternehmen positioniert sie als erste kommerzielle PCIe-6.0-Enterprise-SSD . Die Kennzahlen aus dem offiziellen Produktbrief lauten :

Die SSD kombiniert Microns vertikal integrierten G9-NAND der neunten Generation mit 276 NAND-Schichten und einem proprietären, intern entwickelten PCIe-Gen-6-Controller . Angeboten wird sie in den Enterprise-Formfaktoren E1.S und E3.S. Die E1.S-Variante unterstützt Flüssigkühlung und ist damit für besonders dicht bestückte Serverumgebungen ausgelegt .

Auch beim Verhältnis von Leistung zu Energieverbrauch sieht Micron einen Fortschritt: Für sequenzielle Lesezugriffe gibt das Unternehmen eine um 100 Prozent höhere Leistung pro Watt gegenüber Gen 5 an – bis zu 1.120 MB/s pro Watt .

PCIe 6.0 als technischer Unterbau

PCIe 6.0 verdoppelt gegenüber PCIe 5.0 die Übertragungsrate auf 64 GT/s pro Lane . Die Schnittstelle nutzt PAM4-Signalisierung und eine latenzarme Forward Error Correction (FEC), um die Signalqualität bei den höheren Geschwindigkeiten zu sichern.

Der zusätzliche Durchsatz richtet sich vor allem an datenintensive Anwendungen: große KI-Trainingsläufe, Echtzeitanalysen und Datenbanken mit hohen Anforderungen an Ein- und Ausgabeoperationen . Für gewöhnliche PCs ist diese Technik dagegen nicht gedacht; Micron zielt mit der 9650 auf Hyperscaler und große Betreiber von KI-Rechenzentren .

Warum die FMS-Demo für den Markt wichtig ist

Die Vorführung fällt in eine frühe, aber entscheidende Phase des PCIe-6.0-Ökosystems. Microns 9650 befindet sich bereits seit Anfang 2026 in der Serienproduktion und verfügt damit über einen zeitlichen Vorsprung im Enterprise-SSD-Markt .

Gleichzeitig nimmt der Wettbewerb zu. Kioxia zeigte auf der FMS 2026 erstmals öffentlich seine CM10-PCIe-6.0-SSD. Sie basiert auf 332-Layer-BiCS10-NAND und setzt auf eine Flüssigkühlung mit Cold Plate . Die Konferenz rückte außerdem die Themen Speicherhierarchien für KI und die Rolle flüssigkeitsgekühlter PCIe-6.0-SSDs in künftigen Rechenzentren in den Mittelpunkt .

Microchip selbst präsentierte am Stand 415 unter anderem technische Beiträge zur Optimierung der SSD-Fehlerkorrektur für KI-Workloads und zur Skalierung von Analog-Compute-in-Memory .

Geschäftliche Bedeutung

Weniger Integrationsrisiko

Eine gemeinsam geprüfte Kombination aus PCIe-Switch und SSD kann für Cloud-Anbieter und Hyperscaler die technische Integrationsarbeit und damit das Einführungsrisiko reduzieren. Beide Unternehmen verkaufen somit nicht nur einzelne Komponenten, sondern demonstrieren ein zusammenhängendes Infrastrukturkonzept .

Neue Wachstumsfelder

Micron adressiert mit der 9650 Betreiber großer KI-Rechenzentren und Hyperscaler – Kundengruppen mit hohem Bedarf an Bandbreite, Kapazität und Energieeffizienz . Für Microchip eröffnet Switchtec Gen 6 zugleich einen neuen Produktzyklus im Bereich der Rechenzentrumsinfrastruktur. Die Fertigung im 3-nm-Prozess unterstreicht die Premium-Positionierung des Switches .

Konkurrenz um die nächste Schnittstellengeneration

Micron besitzt bei PCIe-Gen-6-SSDs einen Vorsprung bei der Markteinführung, während Microchip bei PCIe-Switches mit Broadcom und weiteren Anbietern konkurriert . Sicherheitsfunktionen wie die CNSA-2.0-konforme Post-Quantum-Kryptografie sowie Multicast-Unterstützung sollen Microchips Lösung insbesondere für sicherheitsbewusste Cloud- und Behördenkunden differenzieren .

Reaktion der Anleger

Am Tag der Ankündigung legten die Aktien von Microchip (Nasdaq: MCHP) und Micron (Nasdaq: MU) zu. Die Kursbewegungen spiegelten laut der Berichterstattung den Optimismus der Anleger hinsichtlich des PCIe-Gen-6-Aufrüstungszyklus und des anhaltenden Ausbaus von KI-Rechenzentren wider .

Die Demonstration macht damit einen größeren Trend sichtbar: Bei KI-Clustern wird nicht nur die Rechenleistung der Beschleuniger zum Engpass. Ebenso wichtig ist, ob Speicher schnell und effizient genug Daten bereitstellen kann. PCIe 6.0 soll genau diese Verbindung zwischen Rechenwerk und Datenbestand beschleunigen.