AntwortenVeröffentlicht19 Quellen
Axera M9: Zwei 5-nm-Chips für die nächste Stufe der Fahrerassistenz
Axeras M9 Familie besteht aus dem M97 mit 720 TOPS für gehobene Fahrerassistenz und dem M95 mit 360 TOPS für einstufige End to End Systeme im Volumensegment. M97 bietet 16 Cortex A78AE Kerne, 460 GB/s äquivalente Speicherbandbreite und bis zu 16 Kameras; M95 kommt auf 10 Kerne, 260 GB/s und bis zu 14 Kameras.
Veröffentlicht vonBearbeitet mit GPT-5.6 TerraBilder erstellt mit GPT Image 2
Forschungsantwort
Wichtige Erkenntnisse
- Axeras M9 Familie besteht aus dem M97 mit 720 TOPS für gehobene Fahrerassistenz und dem M95 mit 360 TOPS für einstufige End to End Systeme im Volumensegment.
- M97 bietet 16 Cortex A78AE Kerne, 460 GB/s äquivalente Speicherbandbreite und bis zu 16 Kameras; M95 kommt auf 10 Kerne, 260 GB/s und bis zu 14 Kameras.
- Für den M97 wurden im ersten Halbjahr 2026 Engineering Samples ausgeliefert, mehrere OEMs prüfen die Plattform.
KI-Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: What did Axera announce on September 15, 2026 about its 5nm automotive-grade M9 ADAS SoC series—specifically the flagship M97’s approximatel. Article summary: Axera’s September 15 coverage described the M9 as a two-chip, 5nm automotive ADAS platform: the flagship M97 at about 720 TOPS for high-end urban NOA, VLA/world-model and cockpit-plus-driving use, and the M95 at about 36. Topic tags: general, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clic
Axera hat mit der M9-Serie zwei 5-nm-System-on-Chips (SoCs) für fortgeschrittene Fahrerassistenz vorgestellt: den M97 (M9x-720T) mit 720 TOPS äquivalenter KI-Rechenleistung und den M95 (M9x-360T) mit 360 TOPS. Die offizielle Vorstellung erfolgte am 8. September 2026; ein Bericht vom 15. September ordnete die Positionierung der Plattform ein. 11
21
Für Fahrzeughersteller und Zulieferer ist dabei nicht allein die Spitzenrechenleistung relevant. Beide Chips beruhen laut Axera auf derselben Architektur, Toolchain und wiederverwendbaren Softwarebasis. Anwendungen für Wahrnehmung und Planung sollen sich damit über verschiedene Leistungsklassen hinweg skalieren lassen, ohne sie von Grund auf neu entwickeln zu müssen. 11
M97 und M95 im Vergleich
| Merkmal | M97 | M95 |
|---|---|---|
| Fertigung | 5 nm, automotive-tauglich | 5 nm, automotive-tauglich |
| Angegebene äquivalente KI-Leistung | 720 TOPS | 360 TOPS |
| CPU | 16 Arm-Cortex-A78AE-Kerne | 10 Arm-Cortex-A78AE-Kerne |
| Äquivalente Speicherbandbreite | 460 GB/s | 260 GB/s |
| Speicheroptionen | 36 / 48 / 64 / 96 GB | 12 / 18 / 24 GB |
| ISP-Eingang | Bis zu 16 Kameras; 4,5 Gigapixel/s | Bis zu 14 Kameras; 2,6 Gigapixel/s |
Der M97 ist für Plattformen der Oberklasse vorgesehen, etwa für urbane NOA-Funktionen (Navigate on Autopilot), VLA- und World-Model-ähnliche KI-Workloads sowie kombinierte Cockpit- und Fahrwahrnehmung. Der M95 richtet sich dagegen an kostensensitivere Fahrzeuge mit einstufigen End-to-End-Fahrsystemen. 7
21
Beide SoCs erfüllen laut Axera die Anforderungen von AEC-Q100, einem Qualifikationsstandard für Automotive-Halbleiter. An Bord sind außerdem eine Lockstep-Sicherheitsinsel nach ASIL-D sowie eine Gesamtbewertung auf ASIL-B-Niveau; unterstützt werden auch redundante Zwei-Chip-Konfigurationen. 4
7
Was in der M9-Plattform steckt
Axera kombiniert drei selbst entwickelte Funktionsblöcke: eine NPU für KI-Inferenz, einen ISP zur Kamerabildverarbeitung und einen CVA (Computer Vision Accelerator) für Vorverarbeitung und Sensoraufgaben.
NPU: Flexibilität für große Modelle
Die NPU nutzt nach Unternehmensangaben ein Mehrkern- und Mehrcluster-Design mit Fokus auf funktionale Sicherheit. Unterstützt werden die Rechenformate FP4, INT8, FP8 und BF16. Zudem nennt Axera einen hardwareseitigen Zero-Copy-Transfer zwischen CPU und NPU, der unnötige Datenkopien vermeiden soll. Die Toolchain soll die Anpassung von Algorithmen von Monaten auf Wochen verkürzen. 21
22
Das sind Herstellerangaben, keine Ergebnisse eines einheitlichen unabhängigen Benchmarks. Für Fahrerassistenz-KI ist das dennoch relevant: Bei großen Wahrnehmungs- und Planungsmodellen können Speicherverkehr und Integrationsaufwand ebenso limitierend sein wie die nominelle TOPS-Zahl.
ISP: Ein Kamerasignal, zwei optimierte Ausgabepfade
Der Bildprozessor arbeitet mit zwei Pfaden aus derselben Kamerquelle. Ein Maschinenvision-Pfad ist auf die KI-Wahrnehmung zugeschnitten, ein separater Pfad auf die Bildqualität für Anzeige und Fahrer. Für den M97 nennt Axera eine ISP-Latenz von unter 10 Millisekunden, bis zu 16 Kameraeingänge und einen Durchsatz von 4,5 Gigapixeln pro Sekunde. 21
22
CVA: Vorverarbeitung vom Hauptrechner auslagern
Der CVA soll Bildvorverarbeitung, Computer-Vision-Operatoren, die Verarbeitung von LiDAR-Punktwolken und die Zeitsynchronisierung mehrerer Sensoren übernehmen. Damit sollen CPU und NPU für andere Aufgaben, insbesondere für KI-Inferenz, frei bleiben. 11
Zwei-Chip-Designs und Leistungsversprechen
Axera positioniert M9 sowohl für redundante Zwei-Chip-Architekturen als auch für Boards, die Cockpit- und Fahrfunktionen verbinden. Ein System mit zwei M97 soll rund 1.440 TOPS erreichen; für zwei M95 nennt das Unternehmen 720 TOPS. 11
In internen Vergleichen spricht Axera von mehr als 1,5-mal höheren Bildraten als auf „Industrieniveau“. Beim M95 liege die End-to-End-Leistung mehr als doppelt so hoch wie ein Branchendurchschnitt, beim M97 die VLA-Leistung um mehr als das 1,5-Fache höher; die Latenz des ISP-Pfads soll um etwa 70 % sinken. 18
19
Diese Werte sind mit Vorsicht zu lesen: Die verfügbaren Berichte führen sie auf interne Tests von Axera zurück. Unabhängige ADAS-Benchmarks, die identische Modelle, Sensorik, Softwarestacks und Testbedingungen vergleichen, werden nicht genannt.
Offene Rechenbasis statt eigener Fahrsoftware
Axera erklärt, als Anbieter der Rechenbasis auftreten zu wollen und keine übergeordneten Algorithmen für intelligentes Fahren zu entwickeln, die mit den Lösungen von Autobauern oder Tier-1-Zulieferern konkurrieren würden. Kunden behalten damit grundsätzlich die Kontrolle über den auf der Hardware eingesetzten Fahrstack. 8
Nach Unternehmensangaben lagen die kumulierten weltweiten Auslieferungen von Chips für intelligentes Fahren bis August 2026 bei mehr als 1,6 Millionen Einheiten; die Vorgängerfamilie M5 befinde sich bereits in der Fahrzeug-Großserie. 8
Entwicklungsstand: Muster und OEM-Prüfungen, keine breite Einführung
Der M97 wurde nach Rückkehr der Wafer im Februar 2026 in Betrieb genommen; Engineering-Samples wurden im ersten Halbjahr ausgeliefert. Laut einer Veröffentlichung an der Börse Hongkong haben mehrere führende Fahrzeughersteller formale Evaluierungs- und Auswahlprozesse gestartet. Der M95 wurde im Juli 2026 in Betrieb genommen. 5
Das ist ein wichtiger Entwicklungsschritt, bestätigt aber noch keinen breiten Einsatz des M97 in Serienfahrzeugen. Für Käufer, Investoren und die Branche dürften nun vor allem benannte Design-Wins, konkrete Produktionszeitpläne und unabhängig vergleichbare Praxisergebnisse zählen – nicht nur TOPS-Spitzenwerte und interne Bildratenangaben.
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Die Leute fragen auch
Wie lautet die kurze Antwort auf „Axera M9: Zwei 5-nm-Chips für die nächste Stufe der Fahrerassistenz“?
Axeras M9 Familie besteht aus dem M97 mit 720 TOPS für gehobene Fahrerassistenz und dem M95 mit 360 TOPS für einstufige End to End Systeme im Volumensegment.
Was sind die wichtigsten Punkte, die zuerst validiert werden müssen?
Axeras M9 Familie besteht aus dem M97 mit 720 TOPS für gehobene Fahrerassistenz und dem M95 mit 360 TOPS für einstufige End to End Systeme im Volumensegment. M97 bietet 16 Cortex A78AE Kerne, 460 GB/s äquivalente Speicherbandbreite und bis zu 16 Kameras; M95 kommt auf 10 Kerne, 260 GB/s und bis zu 14 Kameras.
Was soll ich als nächstes in der Praxis tun?
Für den M97 wurden im ersten Halbjahr 2026 Engineering Samples ausgeliefert, mehrere OEMs prüfen die Plattform.