TSMC verlagert CoWoS-Arbeit nach außen – und entwickelt eine EMIB-Alternative

Die Nachfrage übersteigt das Angebot jedoch deutlich. TSMC-Chef C.C. Wei erklärte, die CoWoS-Kapazität sei „extrem knapp“ und bis einschließlich 2026 ausverkauft . Nvidia allein soll rund 60 Prozent der weltweiten CoWoS-Nachfrage auf sich vereinen, maßgeblich wegen der kommenden Rubin-Architektur . Auch kundenspezifische KI-Chips, sogenannte ASICs, von großen Cloud- und Internetkonzernen treiben den Bedarf an .

TSMC plant deshalb einen besonders schnellen Ausbau. Die eigene monatliche Produktion soll von etwa 35.000 Wafern Ende 2024 auf 120.000 bis 130.000 Wafer Ende 2026 steigen – nahezu eine Vervierfachung . Die zusätzlichen Kapazitäten sollen unter anderem durch Erweiterungen und Anpassungen bestehender Anlagen wie AP8 und AP7 entstehen . Bernstein erwartet, dass die gesamte CoWoS-Kapazität der Branche einschließlich der OSAT-Anbieter rund 1,25 Millionen Wafer pro Jahr erreichen könnte .

TSMC lagert jetzt auch komplexere CoW-Schritte aus

Der Kapazitätsausbau innerhalb von TSMC reicht allein offenbar nicht aus. Bisher wurden vor allem die einfacheren WoS-Schritte ausgelagert. WoS bedeutet „Wafer-on-Substrate“ und umfasst die Verbindung des Interposers mit dem Substrat.

Nun soll auch der anspruchsvollere CoW-Teil – „Chip-on-Wafer“, also das Anbringen der Chips am Interposer – ab der zweiten Jahreshälfte 2026 an OSAT-Partner gehen. Als Partner werden ASE, SPIL und Amkor genannt .

Für 2026 wird geschätzt, dass insgesamt etwa 240.000 bis 270.000 CoWoS-Wafer pro Jahr zu diesen Dienstleistern verlagert werden. Auf Amkor könnten davon 180.000 bis 190.000 entfallen, auf SPIL 60.000 bis 80.000. ASE will seine eigene Kapazität bis Ende 2026 auf 20.000 bis 25.000 Wafer pro Monat verdreifachen . Wegen der starken Nachfrage erhöhte ASE die Preise für Advanced Packaging für 2026 Berichten zufolge um 5 bis 20 Prozent .

Für die besonders leistungsfähige Variante CoWoS-L, die Nvidia einsetzt, erwartet JPMorgan ab 2026 eine Auslagerung von ungefähr 70 Prozent der Backend-Schritte an ASE und SPIL . TSMC gibt damit zwar einen Teil der wertschöpfungsintensiven Verpackungsumsätze ab. Im Gegenzug kann der Konzern mehr Chips ausliefern, Lieferengpässe entschärfen und Kunden an seinem Ökosystem halten.

Intel nutzt den Engpass als Chance

Die CoWoS-Knappheit eröffnet Intel eine neue Möglichkeit, sich im Foundry-Geschäft zu profilieren. Intels EMIB-T – „Embedded Multi-die Interconnect Bridge“ – setzt auf kleine Siliziumbrücken, die nur dort in das Substrat eingebettet werden, wo Chiplets miteinander kommunizieren müssen. Ein großer Silizium-Interposer wie bei CoWoS ist dadurch nicht erforderlich. Das kann Materialkosten senken und die Montage vereinfachen .

Intels Verpackungstechnologie gewinnt Berichten zufolge an Aufmerksamkeit. Google soll EMIB-T für eine kommende TPU-Generation ausgewählt haben; Intels Finanzvorstand sprach zudem von möglichen Foundry-Verträgen im Umfang von Milliarden US-Dollar pro Jahr allein für Advanced Packaging . Einige Kunden prüfen Intels Ansatz offenbar auch deshalb, weil TSMCs CoWoS-Linien strukturell überbucht sind .

TSMCs „EMIB-like“-Projekt

TSMC reagiert darauf mit einer eigenen Bridge-basierten Lösung, die intern als „EMIB-like“ oder „Quasi-EMIB“ bezeichnet wird. Gemeinsam mit dem taiwanischen IC-Substrathersteller Kinsus soll eine Verpackungstechnologie entwickelt werden, die strukturell an Intels EMIB erinnert und ohne den großflächigen Interposer von CoWoS auskommt .

Das Projekt befindet sich noch in der Entwicklungsphase. Es zeigt jedoch, dass TSMC Intels Ansatz als ernstzunehmenden Wettbewerber betrachtet. Eine ergänzende oder konkurrierende Bridge-Lösung könnte Kunden mehr Auswahl geben und verhindern, dass sie wegen fehlender CoWoS-Kapazitäten zu Intel wechseln .

TSMC verfügt weiterhin über Vorteile bei integrierten Komplettlösungen und bei der Fertigungsausbeute. TrendForce sieht den taiwanischen Konzern in diesen Bereichen weiterhin vorn, betont aber zugleich, dass der stark wachsende KI-Markt Raum für beide Anbieter bietet . In einer technischen Verifikation soll Intels EMIB-T eine Ausbeute von 90 Prozent erreicht haben – noch unter dem häufig genannten Ziel von 98 Prozent für die Massenproduktion. TSMC gibt für CoWoS bei KI-Beschleunigern bereits eine Ausbeute von mehr als 98 Prozent an .

Margen nähern sich der 70-Prozent-Marke

Die Verpackungsstrategie steht im Zusammenhang mit einer außergewöhnlich starken Geschäftsentwicklung. TSMCs Bruttomarge lag im ersten Quartal 2026 bei 66,2 Prozent und stieg im zweiten Quartal auf 67,7 Prozent . Im ersten Quartal betrug die operative Marge 58,1 Prozent . Damit liegen die Werte deutlich über dem Niveau von etwa 53 bis 54 Prozent im Vorjahreszeitraum .

Für das zweite Quartal hatte TSMC einen Umsatz von 39,0 bis 40,2 Milliarden US-Dollar und eine Bruttomarge von 65,5 bis 67,5 Prozent in Aussicht gestellt . Der tatsächliche Umsatz lag bei 40,2 Milliarden US-Dollar und damit am oberen Ende der Prognose; die Bruttomarge übertraf die eigene Spanne mit 67,7 Prozent leicht . Für das dritte Quartal erwartet TSMC 44,6 bis 45,8 Milliarden US-Dollar Umsatz. Das entspräche am Mittelpunkt der Spanne einem sequenziellen Wachstum von etwa 12 Prozent und einem Plus von 37 Prozent gegenüber dem Vorjahr .

Analysten hatten für das zweite Quartal rund 40 Milliarden US-Dollar Umsatz und ein Gewinnwachstum je Aktie von mehr als 50 Prozent im Jahresvergleich erwartet . Wegen der starken Nachfrage nach 3- und 5-Nanometer-Chips für KI-Anwendungen rechneten einige Beobachter bereits mit einer Bruttomarge nahe 70 Prozent .

Bernstein begründete eine Anhebung seines Kursziels unter anderem mit „mehr CoWoS, mehr XPU und 23 Prozent Umsatzwachstum 2026“. Advanced Packaging machte 2025 schätzungsweise rund 8 Prozent des TSMC-Umsatzes aus und könnte 2026 die Marke von 10 Prozent überschreiten .

Der strategische Zielkonflikt

TSMC muss zwischen Kontrolle und Geschwindigkeit abwägen. Je mehr CoWoS-Schritte an OSATs gehen, desto größer wird zwar das verfügbare Produktionsnetzwerk. Gleichzeitig verbleibt ein Teil der Verpackungsumsätze bei ASE, SPIL und Amkor.

Für TSMC dürfte der kurzfristige Nutzen dennoch überwiegen: Die Auslagerung schafft zusätzliche Kapazität, hält Nvidia und andere KI-Kunden lieferfähig und reduziert den Anreiz, Intels EMIB als Alternative zu testen. Die hohe Preissetzungsmacht bei den 3- und 5-Nanometer-Fertigungsprozessen stützt derweil die Konzernmarge. Advanced Packaging wird damit nicht nur zu einem technischen Schlüssel für den KI-Boom, sondern auch zu einem immer wichtigeren Bestandteil von TSMCs Wachstumsstrategie.