Nvidia Feynman: Der nächste Quantensprung für KI-Chips kommt 2028
Nvidias nächste KI Chip Plattform mit dem Codenamen Feynman soll in der zweiten Jahreshälfte 2028 in die Serienproduktion gehen [14]. Der Chip wird auf TSMCs modernstem A16 Prozess (1,6 nm Klasse) mit GAA Transistoren, SoIC 3D Stacking und der neuartigen CoPoS Panel Verpackung gefertigt [7, 10].
Veröffentlicht vonBearbeitet mit DeepSeek-V4-FlashBilder erstellt mit GPT Image 1.5
Nvidias nächste KI Chip Plattform mit dem Codenamen Feynman soll in der zweiten Jahreshälfte 2028 in die Serienproduktion gehen [14].
Der Chip wird auf TSMCs modernstem A16 Prozess (1,6 nm Klasse) mit GAA Transistoren, SoIC 3D Stacking und der neuartigen CoPoS Panel Verpackung gefertigt [7, 10].
Feynman verspricht im Vergleich zu Vorgängerarchitekturen eine 10 fach niedrigere Kosten pro Token und eine 5 fach schnellere Inferenz [7].
Parallel dazu hat Nvidia bereits die Serienproduktion seiner Spectrum X Ethernet Photonics CPO Switches gestartet – ein wichtiger Testlauf für die optische Technologie, die auch Feynman nutzen wird [40, 41].
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
KI-Prompt
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
Nvidias nächste KI-Chip-Plattform mit dem Codenamen Feynman markiert einen architektonischen Quantensprung. Sie kombiniert TSMCs fortschrittlichsten Fertigungsprozess, eine neuartige Panel-Level-Verpackung und native optische Verbindungen direkt auf dem Chip. Hier erfahren Sie alles, was bisher über die Plattform, das fertigende Ökosystem und die Auswirkungen auf die KI-Lieferkette bekannt ist.
Feynman-Architektur und Leistungsziele
Nvidia peilt die Serienproduktion von Feynman in der zweiten Jahreshälfte 2028 an. Berichten zufolge treibt das Unternehmen seine Lieferkette an, um diesen Zeitplan zu erreichen . Auf der GTC 2026 gab Nvidia erstmals tiefe technische Einblicke in die Architektur .
Der Chip basiert auf TSMCs A16-Prozess (einer 1,6-nm-Klasse), der Gate-All-Around (GAA)-Transistoren und eine rückseitige Stromversorgung (Backside Power Delivery) nutzt. TSMC plant den Serienstart von A16 für die zweite Jahreshälfte 2026, wobei Nvidia voraussichtlich der erste Kunde sein wird .
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Wie lautet die kurze Antwort auf „Nvidia Feynman: Der nächste Quantensprung für KI-Chips kommt 2028“?
Nvidias nächste KI Chip Plattform mit dem Codenamen Feynman soll in der zweiten Jahreshälfte 2028 in die Serienproduktion gehen [14].
Was sind die wichtigsten Punkte, die zuerst validiert werden müssen?
Nvidias nächste KI Chip Plattform mit dem Codenamen Feynman soll in der zweiten Jahreshälfte 2028 in die Serienproduktion gehen [14]. Der Chip wird auf TSMCs modernstem A16 Prozess (1,6 nm Klasse) mit GAA Transistoren, SoIC 3D Stacking und der neuartigen CoPoS Panel Verpackung gefertigt [7, 10].
Was soll ich als nächstes in der Praxis tun?
Feynman verspricht im Vergleich zu Vorgängerarchitekturen eine 10 fach niedrigere Kosten pro Token und eine 5 fach schnellere Inferenz [7].
Nvidia Feynman: Der nächste Quantensprung für KI-Chips kommt 2028
Nvidias nächste KI Chip Plattform mit dem Codenamen Feynman soll in der zweiten Jahreshälfte 2028 in die Serienproduktion gehen [14]. Der Chip wird auf TSMCs modernstem A16 Prozess (1,6 nm Klasse) mit GAA Transistoren, SoIC 3D Stacking und der neuartigen CoPoS Panel Verpackung gefertigt [7, 10].
Veröffentlicht vonBearbeitet mit DeepSeek-V4-FlashBilder erstellt mit GPT Image 1.5
Nvidias nächste KI Chip Plattform mit dem Codenamen Feynman soll in der zweiten Jahreshälfte 2028 in die Serienproduktion gehen [14].
Der Chip wird auf TSMCs modernstem A16 Prozess (1,6 nm Klasse) mit GAA Transistoren, SoIC 3D Stacking und der neuartigen CoPoS Panel Verpackung gefertigt [7, 10].
Feynman verspricht im Vergleich zu Vorgängerarchitekturen eine 10 fach niedrigere Kosten pro Token und eine 5 fach schnellere Inferenz [7].
Parallel dazu hat Nvidia bereits die Serienproduktion seiner Spectrum X Ethernet Photonics CPO Switches gestartet – ein wichtiger Testlauf für die optische Technologie, die auch Feynman nutzen wird [40, 41].
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
KI-Prompt
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
Nvidias nächste KI-Chip-Plattform mit dem Codenamen Feynman markiert einen architektonischen Quantensprung. Sie kombiniert TSMCs fortschrittlichsten Fertigungsprozess, eine neuartige Panel-Level-Verpackung und native optische Verbindungen direkt auf dem Chip. Hier erfahren Sie alles, was bisher über die Plattform, das fertigende Ökosystem und die Auswirkungen auf die KI-Lieferkette bekannt ist.
Feynman-Architektur und Leistungsziele
Nvidia peilt die Serienproduktion von Feynman in der zweiten Jahreshälfte 2028 an. Berichten zufolge treibt das Unternehmen seine Lieferkette an, um diesen Zeitplan zu erreichen . Auf der GTC 2026 gab Nvidia erstmals tiefe technische Einblicke in die Architektur .
Der Chip basiert auf TSMCs A16-Prozess (einer 1,6-nm-Klasse), der Gate-All-Around (GAA)-Transistoren und eine rückseitige Stromversorgung (Backside Power Delivery) nutzt. TSMC plant den Serienstart von A16 für die zweite Jahreshälfte 2026, wobei Nvidia voraussichtlich der erste Kunde sein wird .
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Wie lautet die kurze Antwort auf „Nvidia Feynman: Der nächste Quantensprung für KI-Chips kommt 2028“?
Nvidias nächste KI Chip Plattform mit dem Codenamen Feynman soll in der zweiten Jahreshälfte 2028 in die Serienproduktion gehen [14].
Was sind die wichtigsten Punkte, die zuerst validiert werden müssen?
Nvidias nächste KI Chip Plattform mit dem Codenamen Feynman soll in der zweiten Jahreshälfte 2028 in die Serienproduktion gehen [14]. Der Chip wird auf TSMCs modernstem A16 Prozess (1,6 nm Klasse) mit GAA Transistoren, SoIC 3D Stacking und der neuartigen CoPoS Panel Verpackung gefertigt [7, 10].
Was soll ich als nächstes in der Praxis tun?
Feynman verspricht im Vergleich zu Vorgängerarchitekturen eine 10 fach niedrigere Kosten pro Token und eine 5 fach schnellere Inferenz [7].
In Bezug auf die Leistung visiert Feynman eine 10-fach niedrigere Kosten pro Token und eine 5-fach schnellere Inferenz im Vergleich zu vorherigen Architekturen an .
Fortschrittliche Verpackung: SoIC, CoPoS und CPO
Feynman wird drei fortschrittliche Verpackungstechnologien gleichzeitig kombinieren:
SoIC (System-on-Integrated-Chips) – TSMCs Hybrid-Bonding-Technologie für das 3D-Stacking von Chiplets und Speicher. Dies ist ein zentraler Enabler für das Hochbandbreiten-Design von Feynman .
CoPoS (Chip-on-Panel-on-Substrate) – TSMCs Verpackung der nächsten Generation, die runde Wafer durch große rechteckige Panels ersetzt. Ziel sind extrem große Pakete mit einer Größe von über 9,5× der Retikel-Maske. Analyst Ming-Chi Kuo zufolge ist CoPoS für die Serienproduktion in der zweiten Jahreshälfte 2028 vorgesehen, und Feynman wird voraussichtlich der erste Nutzer sein .
Co-packaged Optics (CPO) – Feynman-GPUs sind so konzipiert, dass sie Silizium-Photonik direkt auf dem GPU-Paket integrieren. Damit wird die interne Verbindung (Scale-up) von Kupfer-Backplanes auf native optische Interconnects umgestellt .
TSMCs Kapazitätsausbau: SoIC, CoWoS und neue Werke
Um Feynman und andere Großkunden zu unterstützen, baut TSMC seine Kapazitäten für fortschrittliche Verpackungen massiv aus:
SoIC-Kapazität: Branchenprognosen zufolge könnte die SoIC-Produktion bis 2028 rund 65.000 Wafer pro Monat (wfpm) erreichen, um die Masseneinführung in KI-Beschleunigern zu unterstützen . Andere Schätzungen gehen von 14.000 wfpm bis Ende 2026 und 28.000 wfpm bis Ende 2027 aus .
CoWoS-Kapazität: TSMC erhöht seine CoWoS-Ziele auf 115.000 bis 140.000 wfpm bis Ende 2026 und auf etwa 170.000 bis 190.000 wfpm bis 2027. JPMorgan geht in seinen Prognosen von 220.000 bis 225.000 wfpm bis Ende 2028 aus . Die CoWoS-Kapazität von TSMC wächst zwischen 2022 und 2027 mit einer jährlichen Wachstumsrate von 80 % (CAGR) .
Neue Werke: TSMCs Advanced-Packaging-Werke AP7 in Chiayi und AP8 in Tainan liegen offenbar vor dem Zeitplan; die Bauarbeiten werden beschleunigt . Zwei Fabriken aus der ersten Phase eines dieser Parks haben bereits im Juni 2026 die Serienproduktion aufgenommen . AP7 wird als TSMCs größter Campus für fortschrittliche Verpackungen beschrieben, mit mehreren geplanten Phasen zur Unterstützung von SoIC und CoPoS . AP8 konzentriert sich auf CoWoS und soll letztlich eine monatliche Kapazität von über 40.000 Wafern haben .
Nvidia Spectrum-X Ethernet Photonics CPO-Switches: Bereits in Produktion
Während Feynman noch zwei Jahre entfernt ist, ist Nvidias Co-Packaged-Optics-Technologie bereits in der Serienproduktion, und zwar in Form der Spectrum-X Ethernet Photonics-Switches:
Mai 2026: Nvidia kündigte die Vera-Rubin-Plattform an und stellte Spectrum-X Ethernet Photonics als "jetzt in Produktion" vor .
Juni 2026: Nvidia bestätigte die vollständige Serienproduktion der Switches, die auf dem Spectrum-6-Switching-Silizium mit Co-Packaged Optics basieren .
Juli 2026: TrendForce berichtete, dass Nvidia mit der Auslieferung der Spectrum-X CPO-Switches an ausgewählte Partner begonnen hat .
14. August 2026: Nvidia erklärte offiziell, dass Spectrum-X Ethernet Photonics in die vollständige Serienproduktion gegangen sei, und bezeichnete das System als "weltweit erstes 200G/Lane CPO-Ethernet-Switch-System in Produktion", gefertigt mit Hon Hai, Lumentum, SPIL, TFC und TSMC .
Leistungsversprechen der Switches: 4× weniger Laser, 5× geringerer Stromverbrauch, 10× bessere mittlere Betriebsdauer zwischen Ausfällen und bis zu 70 % Energieeinsparung im Vergleich zu herkömmlichen steckbaren Optiken .
Auswirkungen auf die KI-Lieferkette
Nvidias Roadmap bestimmt zunehmend den Investitionszyklus von TSMC in mehreren Bereichen:
Prozesstaktung: Nvidia ist der Hauptkunde für TSMCs modernste Knoten – Blackwell auf 4 nm, Rubin auf 3 nm, Feynman auf A16 (1,6 nm) – das bedeutet, dass jede neue Nvidia-Generation den Hochlauf des nächsten TSMC-Knotens vorantreibt .
Verpackung als Engpass: Da Feynman gleichzeitig SoIC, CoPoS und CPO benötigt, wird TSMCs Kapazitätsplanung für fortschrittliche Verpackungen zunehmend von Nvidias Produktzyklus bestimmt .
CPO-Wendepunkt jetzt: Der Hochlauf der Spectrum-X-CPO-Switches in den Jahren 2026–2027 dient als realer Produktionstest für TSMCs COUPE-Silizium-Photonik-Plattform – genau die Technologie, auf die Feynman im großen Maßstab angewiesen sein wird .
Beschleunigter Bau: TSMC treibt den Bau von AP7 (Chiayi) und AP8 (Tainan) voran, um Nvidias Feynman-Zeitplan für 2028 zu erfüllen .
Engerer Investitionszyklus: TSMCs mehrjähriger N2/A16-Kapazitätsausbau mit dem Ziel von rund 90.000 WSPM bis Ende 2026 und einem jährlichen Wachstum von 70 % wird zunehmend auf Nvidias zweijährigen GPU-Architekturzyklus abgestimmt .
Ein Unsicherheitsfaktor: Einige Berichte deuten darauf hin, dass Feynman möglicherweise auch Intels fortschrittliche Verpackungstechnologie oder Glassubstrate nutzen könnte, was die exklusive Beziehung zwischen Nvidia und TSMC verkomplizieren würde. Dies ist jedoch durch Primärquellen nicht bestätigt .
In Bezug auf die Leistung visiert Feynman eine 10-fach niedrigere Kosten pro Token und eine 5-fach schnellere Inferenz im Vergleich zu vorherigen Architekturen an .
Fortschrittliche Verpackung: SoIC, CoPoS und CPO
Feynman wird drei fortschrittliche Verpackungstechnologien gleichzeitig kombinieren:
SoIC (System-on-Integrated-Chips) – TSMCs Hybrid-Bonding-Technologie für das 3D-Stacking von Chiplets und Speicher. Dies ist ein zentraler Enabler für das Hochbandbreiten-Design von Feynman .
CoPoS (Chip-on-Panel-on-Substrate) – TSMCs Verpackung der nächsten Generation, die runde Wafer durch große rechteckige Panels ersetzt. Ziel sind extrem große Pakete mit einer Größe von über 9,5× der Retikel-Maske. Analyst Ming-Chi Kuo zufolge ist CoPoS für die Serienproduktion in der zweiten Jahreshälfte 2028 vorgesehen, und Feynman wird voraussichtlich der erste Nutzer sein .
Co-packaged Optics (CPO) – Feynman-GPUs sind so konzipiert, dass sie Silizium-Photonik direkt auf dem GPU-Paket integrieren. Damit wird die interne Verbindung (Scale-up) von Kupfer-Backplanes auf native optische Interconnects umgestellt .
TSMCs Kapazitätsausbau: SoIC, CoWoS und neue Werke
Um Feynman und andere Großkunden zu unterstützen, baut TSMC seine Kapazitäten für fortschrittliche Verpackungen massiv aus:
SoIC-Kapazität: Branchenprognosen zufolge könnte die SoIC-Produktion bis 2028 rund 65.000 Wafer pro Monat (wfpm) erreichen, um die Masseneinführung in KI-Beschleunigern zu unterstützen . Andere Schätzungen gehen von 14.000 wfpm bis Ende 2026 und 28.000 wfpm bis Ende 2027 aus .
CoWoS-Kapazität: TSMC erhöht seine CoWoS-Ziele auf 115.000 bis 140.000 wfpm bis Ende 2026 und auf etwa 170.000 bis 190.000 wfpm bis 2027. JPMorgan geht in seinen Prognosen von 220.000 bis 225.000 wfpm bis Ende 2028 aus . Die CoWoS-Kapazität von TSMC wächst zwischen 2022 und 2027 mit einer jährlichen Wachstumsrate von 80 % (CAGR) .
Neue Werke: TSMCs Advanced-Packaging-Werke AP7 in Chiayi und AP8 in Tainan liegen offenbar vor dem Zeitplan; die Bauarbeiten werden beschleunigt . Zwei Fabriken aus der ersten Phase eines dieser Parks haben bereits im Juni 2026 die Serienproduktion aufgenommen . AP7 wird als TSMCs größter Campus für fortschrittliche Verpackungen beschrieben, mit mehreren geplanten Phasen zur Unterstützung von SoIC und CoPoS . AP8 konzentriert sich auf CoWoS und soll letztlich eine monatliche Kapazität von über 40.000 Wafern haben .
Nvidia Spectrum-X Ethernet Photonics CPO-Switches: Bereits in Produktion
Während Feynman noch zwei Jahre entfernt ist, ist Nvidias Co-Packaged-Optics-Technologie bereits in der Serienproduktion, und zwar in Form der Spectrum-X Ethernet Photonics-Switches:
Mai 2026: Nvidia kündigte die Vera-Rubin-Plattform an und stellte Spectrum-X Ethernet Photonics als "jetzt in Produktion" vor .
Juni 2026: Nvidia bestätigte die vollständige Serienproduktion der Switches, die auf dem Spectrum-6-Switching-Silizium mit Co-Packaged Optics basieren .
Juli 2026: TrendForce berichtete, dass Nvidia mit der Auslieferung der Spectrum-X CPO-Switches an ausgewählte Partner begonnen hat .
14. August 2026: Nvidia erklärte offiziell, dass Spectrum-X Ethernet Photonics in die vollständige Serienproduktion gegangen sei, und bezeichnete das System als "weltweit erstes 200G/Lane CPO-Ethernet-Switch-System in Produktion", gefertigt mit Hon Hai, Lumentum, SPIL, TFC und TSMC .
Leistungsversprechen der Switches: 4× weniger Laser, 5× geringerer Stromverbrauch, 10× bessere mittlere Betriebsdauer zwischen Ausfällen und bis zu 70 % Energieeinsparung im Vergleich zu herkömmlichen steckbaren Optiken .
Auswirkungen auf die KI-Lieferkette
Nvidias Roadmap bestimmt zunehmend den Investitionszyklus von TSMC in mehreren Bereichen:
Prozesstaktung: Nvidia ist der Hauptkunde für TSMCs modernste Knoten – Blackwell auf 4 nm, Rubin auf 3 nm, Feynman auf A16 (1,6 nm) – das bedeutet, dass jede neue Nvidia-Generation den Hochlauf des nächsten TSMC-Knotens vorantreibt .
Verpackung als Engpass: Da Feynman gleichzeitig SoIC, CoPoS und CPO benötigt, wird TSMCs Kapazitätsplanung für fortschrittliche Verpackungen zunehmend von Nvidias Produktzyklus bestimmt .
CPO-Wendepunkt jetzt: Der Hochlauf der Spectrum-X-CPO-Switches in den Jahren 2026–2027 dient als realer Produktionstest für TSMCs COUPE-Silizium-Photonik-Plattform – genau die Technologie, auf die Feynman im großen Maßstab angewiesen sein wird .
Beschleunigter Bau: TSMC treibt den Bau von AP7 (Chiayi) und AP8 (Tainan) voran, um Nvidias Feynman-Zeitplan für 2028 zu erfüllen .
Engerer Investitionszyklus: TSMCs mehrjähriger N2/A16-Kapazitätsausbau mit dem Ziel von rund 90.000 WSPM bis Ende 2026 und einem jährlichen Wachstum von 70 % wird zunehmend auf Nvidias zweijährigen GPU-Architekturzyklus abgestimmt .
Ein Unsicherheitsfaktor: Einige Berichte deuten darauf hin, dass Feynman möglicherweise auch Intels fortschrittliche Verpackungstechnologie oder Glassubstrate nutzen könnte, was die exklusive Beziehung zwischen Nvidia und TSMC verkomplizieren würde. Dies ist jedoch durch Primärquellen nicht bestätigt .
