FMS 2026: Rekorddichter NAND und eine offene Flash-Spezifikation für KI

Die wichtigsten technischen Daten:

• Bitdichte: über 37 Gb/mm²
• Aufbau: 332 aktive Speicherschichten
• Schnittstelle: bis zu 4,8 Gb/s über Toggle DDR6.0
• Speichertyp: QLC, also vier Bits pro Speicherzelle
• Schlüsseltechnologie: CMOS Directly Bonded to Array (CBA)

Bei CBA werden die CMOS-Logik und das eigentliche Speicher-Array auf getrennten Wafern gefertigt und anschließend miteinander verbunden. Nach Angaben der beteiligten Unternehmen verbessert dieser Ansatz die Energieeffizienz und ermöglicht den deutlichen Sprung bei der Speicherdichte .

Der QLC-Baustein wurde auf der Konferenz in einer Live-Demonstration gezeigt . Bereits im Juli 2026 hatten Kioxia und Sandisk mit der Auslieferung von Mustern ihres BiCS10-1-Tb-TLC-NAND begonnen. Diese Variante speichert drei Bits pro Zelle und erreicht eine Dichte von mehr als 29 Gb/mm² . Die nun demonstrierte QLC-Version geht bei der Kapazität pro Fläche noch einen Schritt weiter.

High Bandwidth Flash: Neue Speicherebene für KI-Inferenz

Die zweite große Nachricht betrifft High Bandwidth Flash. Sandisk und SK hynix veröffentlichten über das Open Compute Project (OCP) die erste technische Spezifikation für HBF . Das OCP ist ein offenes Branchenprojekt, in dem Unternehmen technische Standards für Rechenzentren und Serverinfrastruktur entwickeln.

HBF soll zwischen High Bandwidth Memory (HBM) und herkömmlichen SSDs angesiedelt werden. HBM ist sehr schnell, aber vergleichsweise kapazitätsbegrenzt und teuer. SSDs bieten dagegen viel Speicherplatz, sind jedoch deutlich langsamer. HBF soll genau diese Lücke bei KI-Inferenzsystemen schließen – also bei Anwendungen, in denen trainierte Modelle Antworten erzeugen.

Die Spezifikation sieht unter anderem Folgendes vor:

• Kapazität: bis zu 512 GB pro Stack bei 8- beziehungsweise 16-lagigen NAND-Konfigurationen
• Bandbreite: je nach Leistungsklasse etwa 0,4 bis 3,0 TB/s
• Maximale Gesamtbandbreite: bis zu 3,0 TB/s, bei bis zu 1,6 TB/s pro Richtung
• Verbindung: UCIe (Universal Chiplet Interconnect Express)
• Mitwirkende: Google beziehungsweise Google DeepMind und Tenstorrent schlossen sich während der Standardisierung dem HBF-Arbeitskreis an

Der offene Ansatz ist strategisch wichtig: Hersteller von Beschleunigern und Rechenzentrumssystemen können die Spezifikation grundsätzlich nutzen, ohne auf eine proprietäre Einzelösung angewiesen zu sein. Die Veröffentlichung soll damit ein breiteres HBF-Ökosystem ermöglichen .

Sandisk zufolge kann HBF bei ähnlichen Kosten die acht- bis 16-fache Kapazität von HBM bieten. In einer Simulation mit dem Sprachmodell Llama 3.1 405B lag die Leistung beim Lesen der vortrainierten Modellgewichte laut Unternehmensangaben nur 2,2 Prozent hinter einer hypothetischen HBM-Konfiguration mit unbegrenzter Kapazität . Dabei handelt es sich um Simulationen und Herstellerangaben, nicht um einen unabhängigen Produktvergleich.

Wann kommt HBF auf den Markt?

Die offene Spezifikation ist bereits veröffentlicht. Erste Speichermuster werden für Ende 2026 erwartet; kommerzielle Geräte für KI-Inferenz sollen Anfang 2027 folgen . Bis dahin müssen Hersteller die technischen Vorgaben in konkrete Module, Beschleuniger und Serverdesigns überführen.

Die wichtigsten FMS-Sessions

Die Ankündigungen wurden von mehreren Konferenzbeiträgen begleitet.

Sandisk-Keynote zu NAND und KI

Sandisk veranstaltete am Mittwoch, 5. August 2026, um 11:40 Uhr Pacific Time die Keynote „NAND: The Versatile & Scalable Foundation of the AI Era“. Jim Elliott, Khurram Ismail und Alper Ilkbahar sprachen über die Rolle von NAND, die Optimierung kompletter Systeme und den Einsatz von Flash-Speicher für KI-Inferenz in großem Maßstab .

Keynote von SK hynix zu gestaffeltem Speicher

Am Eröffnungstag, dem 4. August, widmeten sich SK-hynix-Manager Kim Chun-sung und Kang Uk-song in ihrer gemeinsamen Keynote „Orchestrating Efficient AI Infrastructure through Tiered Memory in the Era of Agentic AI“ Konzepten für gestaffelte Speicherarchitekturen in der KI-Infrastruktur .

Podium: „Breaking the Memory Wall with High Bandwidth Flash“

Für Donnerstag, den 6. August, war um 9:45 Uhr Pacific Time eine gemeinsame Diskussionsrunde mit Sandisk, SK hynix und Google DeepMind angesetzt. Rajeev Nagabhirava, Lim Eui-cheol und Xiaoyu Ma sollten dabei erörtern, wie HBF die zunehmende Lücke zwischen Rechenleistung und verfügbarer Speicherkapazität bei KI-Inferenz verringern kann .

Der Titel „Breaking the Memory Wall with High Bandwidth Flash“ wird von mehreren offiziellen beziehungsweise industrienahen Quellen bestätigt. Die vollständige Beschreibung der Runde sollte jedoch anhand der jeweils aktuellen FMS-Agenda geprüft werden .

Warum diese Entwicklungen für KI-Rechenzentren relevant sind

Die beiden Ankündigungen zielen auf unterschiedliche Engpässe. BiCS10 soll dabei helfen, Trainingsdaten, Modellbestände und andere große Datenmengen in dichteren und energieeffizienteren SSD-Speichern unterzubringen. HBF wiederum soll Rechenbeschleunigern bei der Inferenz mehr schnell erreichbare Kapazität zur Verfügung stellen, ohne ausschließlich auf eine teure Erweiterung von HBM angewiesen zu sein.

Ob HBF den Markt tatsächlich als neue Standardschicht erobert, hängt nun von der Umsetzung ab: von verfügbaren Samples, der Unterstützung durch Beschleuniger und Serverhersteller sowie von Software und Packaging. Die offene OCP-Spezifikation und die Beteiligung von Google und Tenstorrent deuten jedoch auf den Versuch hin, ein gemeinsames Ökosystem zu schaffen, statt mehrere inkompatible proprietäre Lösungen entstehen zu lassen .