AntwortenVeröffentlicht35 Quellen
AMD MI455X und Helios: So soll das 72-GPU-Rack die KI-Infrastruktur verändern
Der AMD Instinct MI455X nutzt acht Rechen Chiplets im TSMC N2 Verfahren, zusätzliche N3P Chiplets sowie zwölf HBM4 Stapel mit insgesamt 432 GB Speicher und 23,3 TB/s Bandbreite. Ein Helios Rack kombiniert 72 MI455X GPUs in 18 Vier GPU Trays und erreicht laut AMD bis zu 2,9 Exaflops FP4, 31 TB HBM4 und 1,7 PB/s aggre...
Veröffentlicht vonBearbeitet mit GPT-5.6 LunaBilder erstellt mit GPT Image 1.5
Forschungsantwort
Wichtige Erkenntnisse
- Der AMD Instinct MI455X nutzt acht Rechen Chiplets im TSMC N2 Verfahren, zusätzliche N3P Chiplets sowie zwölf HBM4 Stapel mit insgesamt 432 GB Speicher und 23,3 TB/s Bandbreite.
- Ein Helios Rack kombiniert 72 MI455X GPUs in 18 Vier GPU Trays und erreicht laut AMD bis zu 2,9 Exaflops FP4, 31 TB HBM4 und 1,7 PB/s aggregierte Speicherbandbreite.
- AMD setzt auf ein Gesamtsystem aus EPYC 9006 CPUs, Pensando Vulcano Netzwerkchips, UALink über Ethernet, Open Rack Wide Standards und ROCm statt auf eine isolierte GPU Lösung.
KI-Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: What architectural and system-level details did AMD reveal at Hot Chips 2026 about its Instinct MI400 series—especially the MI455X’s TSMC N2. Article summary: AMD’s Hot Chips message was that MI400 is not merely a faster accelerator: it is the compute building block for a vertically integrated, open-standard AI rack. The flagship MI455X combines a large chiplet GPU, unusually . Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
Die Enthüllungen zur Instinct-MI400-Familie auf der Hot Chips 2026 zeigen AMDs Strategie deutlich: Der MI455X soll nicht einfach eine schnellere GPU sein, sondern der Rechenbaustein für ein komplettes KI-Rack. Im Zentrum stehen eine ungewöhnlich hohe Speicherkapazität, niedrige Präzisionsformate für KI und eine enge Verbindung von GPU, CPU, Netzwerk, Rack-Design und Software. 2
3
10
MI455X: eine Chiplet-GPU für speicherhungrige KI-Modelle
Der MI455X basiert auf AMDs fünfter CDNA-Generation. Acht Accelerator Complex Dies (XCDs) werden im TSMC-N2-Verfahren gefertigt. Fabric-, Cache- und I/O-Funktionen liegen in separaten Chiplets im N3P-Verfahren. AMD verbindet diese Bausteine mit zwölf HBM4-Stapeln in einem TSMC-CoWoS-L-Gehäuse. 17
21
Das Design ist damit mehr als ein besonders großer monolithischer Grafikprozessor. AMD verteilt Rechenwerke, Cache, Datenverbindungen und Ein-/Ausgabe auf mehrere Dies. So kann der Konzern den fortschrittlichsten Fertigungsprozess auf die Rechenchiplets konzentrieren und das Paket zugleich auf hohe Speicherbandbreite sowie Verbindungen im Rack auslegen.
Architektur und Ausführung
AMD nennt für den MI455X insgesamt 256 Work Group Processors (WGPs) und 192 MB globalen L2-Cache. CDNA 5 unterstützt außerdem native Wave32-Ausführung in den Matrix-Kernen. Hinzu kommen die für aktuelle KI-Modelle wichtigen Formate mit niedriger Genauigkeit. 3
20
Bei Hot Chips wurde außerdem ein Pfad für Transzendentfunktionen mit geringerer Latenz beschrieben. Dazu gehören beispielsweise Exponential- und Logarithmusberechnungen, wie sie unter anderem in Attention-Mechanismen, Normalisierung und Aktivierungsfunktionen vorkommen. Die verfügbaren Quellen nennen jedoch keine quantifizierte Verringerung der Latenz. Die Funktion sollte daher nicht als gemessener Performance-Vorteil verstanden werden.
Die wichtigsten MI455X-Daten
- Architektur: AMD CDNA 5
- Rechenchiplets: acht XCDs im TSMC-N2-Verfahren
17
- Fabric, Cache und I/O: Chiplets im N3P-Verfahren
- Gehäusetechnik: TSMC CoWoS-L
21
- Work Group Processors: 256
3
- Globaler L2-Cache: 192 MB
- HBM4: zwölf Stapel mit insgesamt 432 GB
- Maximale Speicherbandbreite: 23,3 TB/s
- Maximale OCP-MXFP4-Leistung: 40,26 PFLOPS beziehungsweise von AMD gerundet 40,3 PFLOPS
19
- Maximale MXFP6-Leistung: 20,13 PFLOPS
- Maximale MXFP8-Leistung: 20,13 PFLOPS
Bei diesen Angaben handelt es sich um theoretische Spitzenwerte. Die tatsächliche Leistung hängt unter anderem von Datenformat, Sparsity, Modellarchitektur, Speicherzugriffen, Softwareoptimierung und der Auslastung der Recheneinheiten ab.
Warum 432 GB HBM4 entscheidend sind
Die wichtigste MI455X-Zahl könnte nicht die Rechenleistung, sondern der Speicher sein. Zwölf HBM4-Stapel liefern pro Beschleuniger 432 GB Kapazität und bis zu 23,3 TB/s Bandbreite. 2
3
Damit können größere Modelle, Aktivierungen und Zustandsdaten näher an den Recheneinheiten gehalten werden, bevor eine Verteilung auf weitere GPUs nötig wird. Das ist vor allem bei der Inferenz relevant: Mit längeren Kontextfenstern und mehreren parallelen Anfragen wächst der Key-Value-Cache, kurz KV-Cache, schnell zu einem begrenzenden Faktor.
CDNA 5 unterstützt unter anderem OCP MXFP4, MXFP6, MXFP8, OCP FP8, BF16, FP16, TF32, FP32 und FP64. Die niedrigen Präzisionsstufen zielen auf effizientes Training und Inferenz, während die breitere Formatunterstützung den Einsatz in HPC- und gemischten Rechenlasten erleichtert. 18
20
Helios: Aus 72 GPUs wird ein zusammenhängendes System
Ein Helios-Rack besteht aus 18 mit Open Rack Wide kompatiblen Compute-Trays. Jedes Tray enthält vier MI455X-GPUs, insgesamt also 72 Beschleuniger. AMD nennt für die komplette Konfiguration folgende Spitzenwerte:
- 2,9 Exaflops FP4-Rechenleistung
- 1,4 Exaflops FP8-Rechenleistung
- 31 TB aggregierte HBM4-Kapazität
- 1,7 PB/s aggregierte HBM-Bandbreite
- 260 TB/s Scale-up-Bandbreite innerhalb des Systems
- 43 TB/s Scale-out-Bandbreite zu weiteren Systemen
51
Der Nutzen von Helios liegt dabei nicht nur in der Multiplikation von 72 GPU-Datenblättern. AMD möchte die Beschleuniger als eine gemeinsame Scale-up-Domäne betreiben. Die Kommunikation zwischen den GPUs wird damit zu einem zentralen Bestandteil des Systemdesigns und nicht zu einer Aufgabe, die erst nachträglich über einzelne Server gelöst wird.
Für die Verbindung innerhalb des Systems setzt AMD auf UALink über Ethernet. Die Anbindung an weitere Racks und Cluster erfolgt über Ethernet-basierte Netzwerke. 10
12
CPUs, Trays und Netzwerk
Jedes Vier-GPU-Tray wird mit einem AMD-EPYC-„Venice“-Hostprozessor kombiniert. Berichte zur auf Hot Chips vorgestellten Systemarchitektur ordnen die Plattform als EPYC 9006 auf SP7 ein; AMD selbst spricht von Prozessoren der sechsten EPYC-Generation aus der 9006-Serie. 7
10
14
Für den Scale-out-Verkehr sind Pensando-Vulcano-AI-NICs mit 800-Gbit/s-Ethernet vorgesehen. AMD nennt für das Vulcano-basierte Design bis zu 2,4 Tbit/s Scale-out-Bandbreite pro GPU. 47
Die Aufgaben sind damit klar verteilt: Die GPUs übernehmen Matrix- und Vektorberechnungen, die EPYC-Prozessoren Host- und Steuerungsaufgaben, während die Netzwerkstruktur Daten innerhalb des Racks und darüber hinaus transportiert. Helios ist folglich ein gemeinsam entwickeltes Rechensystem und keine Sammlung identischer Beschleunigerkarten.
Open Rack Wide und ROCm als strategischer Gegenentwurf
AMD richtet Helios am Open-Rack-Wide-Ansatz von Meta und an den Rack-Standards des Open Compute Project (OCP) aus. Auch UALink und Ethernet sollen verhindern, dass das Rack als vollständig proprietäre Plattform konzipiert werden muss. 47
49
AMD verbindet damit das Versprechen, dass Kunden große KI-Systeme aus besser zusammenspielenden Einzelkomponenten aufbauen können. Der Stack umfasst:
- Instinct MI455X: Matrix- und Vektorbeschleunigung
- EPYC Venice: Host- und Steuerungsberechnung
- Pensando Vulcano: Netzwerk für Scale-out-Verbindungen
- UALink über Ethernet: Verbindungen zwischen den Beschleunigern
- ROCm: AMDs Softwareumgebung als Alternative zu CUDA-zentrierten Infrastrukturen
ROCm beseitigt den Aufwand bei einem Plattformwechsel allerdings nicht automatisch. Unterstützung für Kernel, Bibliotheken, Compiler, Modell-Frameworks und Produktionswerkzeuge entscheidet weiterhin darüber, wie leicht sich Anwendungen übertragen lassen. AMDs eigentliche Ambition besteht darin, die komplette Grundlage für ein großes KI-Cluster zu liefern und nicht nur mit einzelnen GPU-Spezifikationen zu konkurrieren.
Auslieferung ab der zweiten Jahreshälfte 2026: Ziel statt Verfügbarkeitsbeweis
AMD hat erklärt, dass Helios in die Produktion geht und die ersten Einsätze in der zweiten Jahreshälfte 2026 beginnen sollen. 4
49 Das beschreibt den von AMD genannten Produktions- und Bereitstellungszeitplan. Es ist jedoch kein Beleg dafür, dass die Plattform bereits breit installiert ist oder jede angekündigte Rack-Konfiguration in großen Stückzahlen verfügbar ist.
Microsoft hat außerdem angekündigt, Helios für Frontier-Model-Inferenz in Azure einzusetzen. Damit gibt es einen konkret benannten Cloud-Bereitstellungspfad für die Plattform. 54
56 Eine angekündigte Kundenbereitstellung ist jedoch nicht dasselbe wie unabhängig gemessene Ergebnisse aus dem produktiven Betrieb.
Versal Premium Gen 2: AMDs Strategie reicht über Rechenzentrums-GPUs hinaus
Auf der Hot Chips 2026 stellte AMD außerdem Versal Premium Gen 2 vor. Diese adaptiven SoCs richten sich an einen anderen Teil des Marktes: datenintensive und latenzkritische Anwendungen wie Physical AI, Netzwerke, Mess- und Prüftechnik, professionelles Video sowie Luft- und Raumfahrt, Verteidigung und andere sicherheitskritische Systeme. 31
36
38
Die Varianten mit Memory-on-Package integrieren bis zu 32 GB LPDDR5X direkt in das Gehäuse. AMD nennt bis zu 288 GB/s prognostizierte Bandbreite und eine mögliche Verringerung der Platinenfläche um bis zu 60 Prozent gegenüber Designs mit externem Speicher. 36
41
Für die Versal-Premium-Gen-2-Familie bestätigen die offiziellen Produktangaben außerdem PCIe Gen6 und CXL 3.1 sowie Unterstützung für LPDDR5X und DDR5. 37
40
42
Einige Berichte zur Hot-Chips-Präsentation sprechen im Zusammenhang mit den erweiterten Plattformfunktionen von PCIe-Gen7-fähigen Transceivern und Post-Quanten-Kryptografie. Das vorliegende offizielle Produktmaterial bestätigt jedoch PCIe Gen6, CXL 3.1 und Sicherheitsfunktionen wie PCIe Integrity and Data Encryption. PCIe Gen7 oder eine fest integrierte Post-Quanten-Kryptografie lassen sich daraus nicht als bestätigte Spezifikationen für jede Memory-on-Package-Variante ableiten. 37
39
40
Fazit: AMD verkauft beim MI455X nicht nur Rechenleistung
Die Schlagzeilenwerte des MI455X – 432 GB HBM4, 23,3 TB/s Bandbreite und 40,26 PFLOPS MXFP4 – sind vor allem im Zusammenhang mit dem größeren Systemdesign relevant. Helios bündelt 72 dieser Beschleuniger in einem Rack mit 31 TB HBM4, Exaflops-Klasse bei niedrigen Präzisionsformaten, schnellen Scale-up-Verbindungen, EPYC-Hostprozessoren und Pensando-Netzwerkchips.
AMDs Wette ist daher ebenso architektonisch wie numerisch: GPU, Speicher, Verbindungen, Hostprozessor, NIC, Rack und Software sollen als offene Plattform zusammenspielen. Ob daraus in der Praxis ein konkurrenzfähiger Vorteil entsteht, wird jedoch von realen Workloads, der Reife von ROCm, Liefermengen und der Geschwindigkeit der Bereitstellung abhängen – nicht von Spitzenwerten allein.
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Die Leute fragen auch
Wie lautet die kurze Antwort auf „AMD MI455X und Helios: So soll das 72-GPU-Rack die KI-Infrastruktur verändern“?
Der AMD Instinct MI455X nutzt acht Rechen Chiplets im TSMC N2 Verfahren, zusätzliche N3P Chiplets sowie zwölf HBM4 Stapel mit insgesamt 432 GB Speicher und 23,3 TB/s Bandbreite.
Was sind die wichtigsten Punkte, die zuerst validiert werden müssen?
Der AMD Instinct MI455X nutzt acht Rechen Chiplets im TSMC N2 Verfahren, zusätzliche N3P Chiplets sowie zwölf HBM4 Stapel mit insgesamt 432 GB Speicher und 23,3 TB/s Bandbreite. Ein Helios Rack kombiniert 72 MI455X GPUs in 18 Vier GPU Trays und erreicht laut AMD bis zu 2,9 Exaflops FP4, 31 TB HBM4 und 1,7 PB/s aggregierte Speicherbandbreite.
Was soll ich als nächstes in der Praxis tun?
AMD setzt auf ein Gesamtsystem aus EPYC 9006 CPUs, Pensando Vulcano Netzwerkchips, UALink über Ethernet, Open Rack Wide Standards und ROCm statt auf eine isolierte GPU Lösung.