Selbstprüfende KI-Agenten: Wie Siemens und NVIDIA das Vertrauensproblem im Chipdesign lösen

Die entscheidende architektonische Neuerung ist ein zwingendes Prüf-Gate: Der KI-Agent darf eine Designentscheidung erst dann umsetzen, wenn er von Calibre oder Questa One, den Branchenstandards für physikalische Verifikation und funktionale Simulation von Siemens, eine Bestätigung erhalten hat . Das NVIDIA NeMo Gym betreibt die Reinforcement-Learning-Schleife, die diese Agenten trainiert, mit einer berichteten zehnfachen Verbesserung der Bibliotheksabdeckung . Der Workflow ist zudem in die Siemens-Plattform Intelligence Center X integriert .

In der Praxis bedeutet dies, dass KI-Agenten technische Aufgaben – das Interpretieren von Designspezifikationen, das Erzeugen von Fehlerbehebungen und deren Verifikation – autonom ausführen können. Sie können jedoch kein Tapeout freigeben, ohne die traditionelle, physikalische Überprüfung durchlaufen zu haben. Wie es in einer Analyse heißt, ist dies die vorgeschlagene Antwort auf das „Vertrauensproblem“, das generative KI bislang von echten Sign-off-Entscheidungen im Chipdesign ferngehalten hat . Die Botschaft von Siemens war klar: KI-Agenten werden ihre eigene Arbeit gegen die deterministischen Werkzeuge prüfen, die darüber entscheiden, ob ein Design tatsächlich besteht .

Fünf EDA-Übernahmen formen das Siemens-Portfolio im Jahr 2026

Zur Unterstützung dieser Vision hat Siemens im Jahr 2026 fünf EDA-bezogene Übernahmen getätigt, die seine Reichweite sowohl vorgelagert als auch nachgelagert im Chipdesign-Zyklus erweitern:

• ASTER Technologies (Februar 2026) – Erweiterung um Software für die Testverifikation und -technik von PCB-Baugruppen .
• Canopus AI (Februar 2026) – Einbringung KI-basierter, rechnergestützter Messtechnik und Inspektion für die Halbleiterfertigung .
• Insight EDA (Mai 2026, abgeschlossen) – Beitrag von Schaltungszuverlässigkeitslösungen, die in die Calibre-Plattform integriert werden .
• Precision Innovations (21. Juli 2026, Abschluss im 3. Quartal erwartet) – Hinzufügung KI-gesteuerter Chip-Planung und Design-Exploration auf Basis des Open-Source-Frameworks OpenROAD, was Siemens eine vorgelagerte Position in der SoC-Architekturplanung verschafft .
• Defacto Technologies (22. Juli 2026, Abschluss erwartet) – Bereitstellung automatisierter SoC-Designerstellung auf Register-Transfer-Ebene (RTL) .

Die kurz vor der DAC bekannt gegebenen Übernahmen von Precision Innovations und Defacto ergänzen die selbstprüfende KI-Erzählung direkt, indem sie Siemens in die Architekturphase vorschieben, in der KI-Planungswerkzeuge in die verifizierten Agenten-Workflows einfließen können .

Die agentische KI-Landschaft auf der DAC 2026

Agentische KI war das beherrschende Thema der gesamten Konferenz. Siemens selbst stellte in einer Vorschau fest, dass „eines der größten Gesprächsthemen auf der DAC in diesem Jahr zweifellos die agentische KI sein wird“ . Ein spezieller TechTalk mit dem Titel „Vom Hype zum Impact: Wo agentische KI im Chipdesign heute tatsächlich Mehrwert liefert“ zielte darauf ab, echte technische Fortschritte von Wunschvorstellungen zu trennen .

Jeder große EDA-Anbieter verfolgte einen anderen Ansatz in der Zertifizierungsfrage:

• Synopsys brachte einen offenen, interoperablen agentischen KI-Stack für autonome Workflows voran und kündigte zwei neue agentische EDA-Workflows an, die in Zusammenarbeit mit Microsoft entwickelt und von AMD genutzt werden. Sie stehen zur Evaluierung auf der Microsoft-Discovery-Plattform zur Verfügung . Synopsys demonstrierte „koordinierte Teams spezialisierter Agenten“, die die Arbeit auf die Bereiche Design, Verifikation und Analyse aufteilen .
• Cadence zeigte Cadence ChipStack mit NVIDIA OpenShell, das autonome RTL-Verifikationsschleifen vorführt, die die Verifikationszeit von Wochen auf Stunden verkürzen .
• Bronco AI (Stand 935) enthüllte einen produktionsreifen Benchmark für Design-Verifikations-KI, der auf realen Block- und Full-Chip-SoC-Implementierungen basiert .
• Start-ups wie ChipAgents hielten Live-Demos und technische Sessions zum autonomen Chipdesign ab .

Warum das wichtig ist: Produktionsreife Verifikation

Der rote Faden, der all diese Ankündigungen verbindet, ist eine entscheidende Bewegung über das Demo-Stadium hinaus. Die Branche konvergiert hin zu produktionsreifen, verifizierbaren agentischen Workflows, wobei jeder große Anbieter eine andere Antwort auf die Vertrauens- und Zertifizierungsfrage gibt: Siemens setzt auf physikalische Prüfgates (Calibre/Questa), Synopsys auf einen offenen, interoperablen Stack und Cadence auf GPU-beschleunigte Agentenloops.

Wie eine Branchenanalyse es formulierte: „Cadence, Synopsys und Siemens EDA besitzen die Flows, die Formate, die Foundry-Zertifizierungen und, vor allem, das Sign-off-Vertrauen, das jeder Reset verdrängen und jeder Orchestrator ausleihen muss“ . Die neue Architektur von Siemens – die jede KI-generierte Entscheidung einer Validierung durch deterministische Physik-Engines unterzieht – ist der bislang expliziteste Mechanismus, um dieses Vertrauen zu bewahren und gleichzeitig autonome Workflows zu skalieren.