Japans Rapidus peilt einen 2nm Waferpreis von 3–3,5 Millionen Yen (ca. 20.000–23.000 US Dollar) an – damit will man TSMCs 30.000 US Dollar teure N2 Wafer um bis zu 33 Prozent unterbieten.
Veröffentlicht vonBearbeitet mit DeepSeek-V4-FlashBilder erstellt mit GPT Image 1.5
Japans Rapidus peilt einen 2nm Waferpreis von 3–3,5 Millionen Yen (ca. 20.000–23.000 US Dollar) an – damit will man TSMCs 30.000 US Dollar teure N2 Wafer um bis zu 33 Prozent unterbieten.
Search & fact-check with cited sources for What is Rapidus's pricing strategy for its 2nm chips, how does it compare to TSMC's pricing, whatConcept image of a 2nm wafer. Rapidus aims to mass-produce 2nm chips by 2027, targeting AI and HPC applications.
KI-Prompt
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What is Rapidus's pricing strategy for its 2nm chips, how does it compare to TSMC's pricing, what. Article summary: Here is a comprehensive, sourced briefing on Rapidus.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not as factual evidence.
openai.com
Im Juli 2026 legte Rapidus-CEO Atsuyoshi Koike eine klare Ansage zur Preisstrategie vor: Bei der Wafer-Bepreisung „dürfe man nicht gegen TSMC verlieren“ . Dieser Satz bringt Japans ehrgeizigen Plan auf den Punkt, die modernste Halbleiterfertigung wieder ins Land zu holen – mit einem aggressiven Preismodell, das den Branchenführer deutlich unterbieten soll.
Rapidus hat sich für seine 2nm-Wafer einen Zielpreis von 3 bis 3,5 Millionen Yen gesetzt – umgerechnet etwa 20.000 bis 23.000 US-Dollar . Zum Vergleich: TSMCs N2-Wafer kosten rund 30.000 US-Dollar, ein Aufpreis von 10 bis 20 Prozent gegenüber den eigenen 3nm-Wafern . Der Unterschied bedeutet einen möglichen Kosten-vorteil von 23 bis 33 Prozent für Rapidus – eine echte Ansage in einem Markt, in dem jeder Dollar pro Wafer zählt.
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Wie lautet die kurze Antwort auf „Rapidus 2nm: Japans mutiger Preis-Coup gegen TSMC“?
Japans Rapidus peilt einen 2nm Waferpreis von 3–3,5 Millionen Yen (ca. 20.000–23.000 US Dollar) an – damit will man TSMCs 30.000 US Dollar teure N2 Wafer um bis zu 33 Prozent unterbieten.
Japans Rapidus peilt einen 2nm Waferpreis von 3–3,5 Millionen Yen (ca. 20.000–23.000 US Dollar) an – damit will man TSMCs 30.000 US Dollar teure N2 Wafer um bis zu 33 Prozent unterbieten.
Veröffentlicht vonBearbeitet mit DeepSeek-V4-FlashBilder erstellt mit GPT Image 1.5
Japans Rapidus peilt einen 2nm Waferpreis von 3–3,5 Millionen Yen (ca. 20.000–23.000 US Dollar) an – damit will man TSMCs 30.000 US Dollar teure N2 Wafer um bis zu 33 Prozent unterbieten.
Search & fact-check with cited sources for What is Rapidus's pricing strategy for its 2nm chips, how does it compare to TSMC's pricing, whatConcept image of a 2nm wafer. Rapidus aims to mass-produce 2nm chips by 2027, targeting AI and HPC applications.
KI-Prompt
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What is Rapidus's pricing strategy for its 2nm chips, how does it compare to TSMC's pricing, what. Article summary: Here is a comprehensive, sourced briefing on Rapidus.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not as factual evidence.
openai.com
Im Juli 2026 legte Rapidus-CEO Atsuyoshi Koike eine klare Ansage zur Preisstrategie vor: Bei der Wafer-Bepreisung „dürfe man nicht gegen TSMC verlieren“ . Dieser Satz bringt Japans ehrgeizigen Plan auf den Punkt, die modernste Halbleiterfertigung wieder ins Land zu holen – mit einem aggressiven Preismodell, das den Branchenführer deutlich unterbieten soll.
Rapidus hat sich für seine 2nm-Wafer einen Zielpreis von 3 bis 3,5 Millionen Yen gesetzt – umgerechnet etwa 20.000 bis 23.000 US-Dollar . Zum Vergleich: TSMCs N2-Wafer kosten rund 30.000 US-Dollar, ein Aufpreis von 10 bis 20 Prozent gegenüber den eigenen 3nm-Wafern . Der Unterschied bedeutet einen möglichen Kosten-vorteil von 23 bis 33 Prozent für Rapidus – eine echte Ansage in einem Markt, in dem jeder Dollar pro Wafer zählt.
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Wie lautet die kurze Antwort auf „Rapidus 2nm: Japans mutiger Preis-Coup gegen TSMC“?
Japans Rapidus peilt einen 2nm Waferpreis von 3–3,5 Millionen Yen (ca. 20.000–23.000 US Dollar) an – damit will man TSMCs 30.000 US Dollar teure N2 Wafer um bis zu 33 Prozent unterbieten.
"Nicht gegen TSMC verlieren"-Strategie; aggressives Unterbieten
TSMC
~30.000 USD
10–20 % über 3nm; mehrjährige Preiserhöhungen bis mindestens 2029 geplant
Samsung
~20.000 USD
33 % Rabatt gegenüber TSMC, aber anhaltende Qualitätsbedenken
TSMCs Preisstrategie macht die Sache nicht einfacher. Der taiwanesische Foundry-Riese hat seinen Kunden für die Jahre 2026 bis mindestens 2029 jährliche Preiserhöhungen von 3 bis 10 Prozent für die fortgeschrittenen Knoten angekündigt . Das bedeutet: Selbst wenn Rapidus versucht, Fuß zu fassen, bewegt sich die Preisbasis kontinuierlich nach oben.
Unternehmenshintergrund: Ein staatlich gestützter 2nm-Moonshot
Die Rapidus Corporation wurde am 10. August 2022 gegründet – als Konsortium führender japanischer Industrieunternehmen mit einer einzigen Mission: Japans verlorene Vormachtstellung in der modernen Chip-Fertigung wiederherzustellen . Die Gründung erfolgte zu einem Zeitpunkt, als Japans einstige Dominanz in der Halbleitertechnik längst verblasst war – eine Tatsache, die die Regierung entschlossen umkehren wollte.
Wichtigste Geldgeber:
Japanische Regierung (METI / IPA): Der dominierende Finanzier über das Ministerium für Wirtschaft, Handel und Industrie und die Förderagentur für Informationstechnologie .
Acht Gründungsinvestoren: Toyota, Sony Group, NTT, SoftBank, Fujitsu, NEC, Canon und die Development Bank of Japan . Bis Februar 2026 wuchs die Zahl auf 32 private Unternehmen an .
Technologiepartner: IBM (2nm-GAA-Technologielizenz), imec (Prozess-F&E), ASML (High-NA-EUV-Lithografie) und Cadence (EDA-Tools für KI/HPC) .
Gesamtfinanzierung (Stand Mitte 2026):
Kumulierte staatliche F&E-Unterstützung: 2,35 Billionen Yen (~16,3 Milliarden USD) bis März 2027 .
Zusätzliche Eigenkapitalrunden 2026: 267,6 Milliarden Yen (~1,7 Mrd. USD) im Februar und 150 Milliarden Yen (~943 Mio. USD) im Juni .
Die kumulierte Gesamtfinanzierung liegt bei weit über 18 Milliarden US-Dollar – einer der am stärksten kapitalisierten Halbleiter-Startups der Geschichte .
Produktionsmeilensteine: Von der Pilotlinie zum Ziel 2027
Rapidus hat auf dem Weg zur Massenproduktion mehrere kritische technische Meilensteine erreicht:
April 2025: 2nm-Pilotlinie in der IIM-1-Anlage in Chitose, Hokkaido, in Betrieb genommen .
Juli 2025: Erfolgreiche Herstellung und Demonstration funktionierender 2nm-GAA (Gate-All-Around)-Transistoren mit ASMLs NXE:3800E-EUV-Lithografie .
Februar 2026: Veröffentlichung des ersten 2nm-Process-Design-Kit (PDK) für Early-Access-Kunden .
Ende 2026 (geplant): Beginn der Testchip-Produktion für Kunden im Werk Chitose .
2027 (Ziel):Massenproduktion von 2nm-Chips .
Kapazitätsausbau: Anfängliche Monatskapazität von 6.000 Wafern zum Start, Ziel von rund 25.000 Wafern pro Monat bis 2028 .
Rapidus setzt auf ein differenziertes Fertigungsmodell namens "Rapid and Unified Manufacturing Service" (RUMS) – eine 100-prozentige Einzelwafer-Verarbeitung mit starker KI-Integration, die die Entwicklungszyklen im Vergleich zu TSMCs Hochvolumen-Chargenansatz drastisch verkürzen soll .
Zielanwendungen: KI, HPC und mehr
Rapidus zielt ausdrücklich auf hochwertige, leistungsempfindliche Endmärkte ab, bei denen die Chip-Leistung vor reiner Stückzahl geht :
KI-Beschleuniger – Chips für KI-Training und Inferenz in Rechenzentren.
Hochleistungsrechnen (HPC) – Supercomputer und souveräne CPU/GPU-Designs.
KI-PCs – On-Device-KI-Inferenzprozessoren mit integrierten NPUs .
Fortschrittliches IoT/Edge-KI – energieeffiziente 2nm-GAA-Chips mit 45 % besserer Leistung oder 75 % geringerem Stromverbrauch im Vergleich zu 7nm .
Die Strategie ist, sich zunächst auf Nischen- und margenstarke kundenspezifische Workloads (KI/HPC) zu konzentrieren, statt mit TSMCs enormem Mengengeschäft mithalten zu wollen .
Die sechs größten Risiken
Trotz der aggressiven Preisstrategie und der beeindruckenden technischen Fortschritte steht Rapidus vor einem steinigen Weg:
Extremer Kapitalbedarf: Japan hat bereits über 16 Milliarden US-Dollar zugesagt. Die Gesamtkosten für die Gewinnzone könnten 30 bis 40 Milliarden US-Dollar überschreiten – ohne Garantie für ausreichende Kundenaufträge .
Kundengewinnung als Mammutaufgabe: TSMC dominiert mit jahrzehntelangem Vertrauen, einem riesigen Ökosystem aus Design-IP und EDA-Abläufen sowie treuen Kunden wie Apple, NVIDIA, AMD und Qualcomm. Stammkunden von TSMCs bewährtem N2 abzuwerben, ist eine extrem steile Aufgabe .
Ausbeute und Lernkurve: Rapidus hat keinerlei Erfahrung in der Massenfertigung. Der Sprung vom Pilotlinien-Erfolg zur wirtschaftlich tragfähigen Ausbeute (>80 %) bei einem hochmodernen GAA-Knoten ist außergewöhnlich schwierig .
Nachteil durch geringe Größe: TSMCs 2nm-Kapazität wird für 2026 auf rund 60.000 Wafer pro Monat geschätzt . Rapidus‘ anfängliche 6.000 WPM ist eine Größenordnung kleiner, was Kostenhebel und Kundenallokation einschränkt .
Geopolitische Abhängigkeit: Das Unternehmen ist stark auf den guten Willen der japanischen Regierung angewiesen. Ein politischer Kurswechsel oder eine Haushaltskrise könnte die Finanzierung gefährden .
Risiko des technologischen Rückstands: Die Konkurrenz schläft nicht. TSMCs N2 läuft bereits in hoher Stückzahl , und Intel 18A sowie Samsung SF2 sind ebenfalls im Rennen. Rapidus muss seine erste Massenfertigung auf Anhieb auf dem anspruchsvollsten Knoten hinbekommen.
semiwiki.comTSMC to raise foundry prices by 5-10% across advanced nodes in ...
"Nicht gegen TSMC verlieren"-Strategie; aggressives Unterbieten
TSMC
~30.000 USD
10–20 % über 3nm; mehrjährige Preiserhöhungen bis mindestens 2029 geplant
Samsung
~20.000 USD
33 % Rabatt gegenüber TSMC, aber anhaltende Qualitätsbedenken
TSMCs Preisstrategie macht die Sache nicht einfacher. Der taiwanesische Foundry-Riese hat seinen Kunden für die Jahre 2026 bis mindestens 2029 jährliche Preiserhöhungen von 3 bis 10 Prozent für die fortgeschrittenen Knoten angekündigt . Das bedeutet: Selbst wenn Rapidus versucht, Fuß zu fassen, bewegt sich die Preisbasis kontinuierlich nach oben.
Unternehmenshintergrund: Ein staatlich gestützter 2nm-Moonshot
Die Rapidus Corporation wurde am 10. August 2022 gegründet – als Konsortium führender japanischer Industrieunternehmen mit einer einzigen Mission: Japans verlorene Vormachtstellung in der modernen Chip-Fertigung wiederherzustellen . Die Gründung erfolgte zu einem Zeitpunkt, als Japans einstige Dominanz in der Halbleitertechnik längst verblasst war – eine Tatsache, die die Regierung entschlossen umkehren wollte.
Wichtigste Geldgeber:
Japanische Regierung (METI / IPA): Der dominierende Finanzier über das Ministerium für Wirtschaft, Handel und Industrie und die Förderagentur für Informationstechnologie .
Acht Gründungsinvestoren: Toyota, Sony Group, NTT, SoftBank, Fujitsu, NEC, Canon und die Development Bank of Japan . Bis Februar 2026 wuchs die Zahl auf 32 private Unternehmen an .
Technologiepartner: IBM (2nm-GAA-Technologielizenz), imec (Prozess-F&E), ASML (High-NA-EUV-Lithografie) und Cadence (EDA-Tools für KI/HPC) .
Gesamtfinanzierung (Stand Mitte 2026):
Kumulierte staatliche F&E-Unterstützung: 2,35 Billionen Yen (~16,3 Milliarden USD) bis März 2027 .
Zusätzliche Eigenkapitalrunden 2026: 267,6 Milliarden Yen (~1,7 Mrd. USD) im Februar und 150 Milliarden Yen (~943 Mio. USD) im Juni .
Die kumulierte Gesamtfinanzierung liegt bei weit über 18 Milliarden US-Dollar – einer der am stärksten kapitalisierten Halbleiter-Startups der Geschichte .
Produktionsmeilensteine: Von der Pilotlinie zum Ziel 2027
Rapidus hat auf dem Weg zur Massenproduktion mehrere kritische technische Meilensteine erreicht:
April 2025: 2nm-Pilotlinie in der IIM-1-Anlage in Chitose, Hokkaido, in Betrieb genommen .
Juli 2025: Erfolgreiche Herstellung und Demonstration funktionierender 2nm-GAA (Gate-All-Around)-Transistoren mit ASMLs NXE:3800E-EUV-Lithografie .
Februar 2026: Veröffentlichung des ersten 2nm-Process-Design-Kit (PDK) für Early-Access-Kunden .
Ende 2026 (geplant): Beginn der Testchip-Produktion für Kunden im Werk Chitose .
2027 (Ziel):Massenproduktion von 2nm-Chips .
Kapazitätsausbau: Anfängliche Monatskapazität von 6.000 Wafern zum Start, Ziel von rund 25.000 Wafern pro Monat bis 2028 .
Rapidus setzt auf ein differenziertes Fertigungsmodell namens "Rapid and Unified Manufacturing Service" (RUMS) – eine 100-prozentige Einzelwafer-Verarbeitung mit starker KI-Integration, die die Entwicklungszyklen im Vergleich zu TSMCs Hochvolumen-Chargenansatz drastisch verkürzen soll .
Zielanwendungen: KI, HPC und mehr
Rapidus zielt ausdrücklich auf hochwertige, leistungsempfindliche Endmärkte ab, bei denen die Chip-Leistung vor reiner Stückzahl geht :
KI-Beschleuniger – Chips für KI-Training und Inferenz in Rechenzentren.
Hochleistungsrechnen (HPC) – Supercomputer und souveräne CPU/GPU-Designs.
KI-PCs – On-Device-KI-Inferenzprozessoren mit integrierten NPUs .
Fortschrittliches IoT/Edge-KI – energieeffiziente 2nm-GAA-Chips mit 45 % besserer Leistung oder 75 % geringerem Stromverbrauch im Vergleich zu 7nm .
Die Strategie ist, sich zunächst auf Nischen- und margenstarke kundenspezifische Workloads (KI/HPC) zu konzentrieren, statt mit TSMCs enormem Mengengeschäft mithalten zu wollen .
Die sechs größten Risiken
Trotz der aggressiven Preisstrategie und der beeindruckenden technischen Fortschritte steht Rapidus vor einem steinigen Weg:
Extremer Kapitalbedarf: Japan hat bereits über 16 Milliarden US-Dollar zugesagt. Die Gesamtkosten für die Gewinnzone könnten 30 bis 40 Milliarden US-Dollar überschreiten – ohne Garantie für ausreichende Kundenaufträge .
Kundengewinnung als Mammutaufgabe: TSMC dominiert mit jahrzehntelangem Vertrauen, einem riesigen Ökosystem aus Design-IP und EDA-Abläufen sowie treuen Kunden wie Apple, NVIDIA, AMD und Qualcomm. Stammkunden von TSMCs bewährtem N2 abzuwerben, ist eine extrem steile Aufgabe .
Ausbeute und Lernkurve: Rapidus hat keinerlei Erfahrung in der Massenfertigung. Der Sprung vom Pilotlinien-Erfolg zur wirtschaftlich tragfähigen Ausbeute (>80 %) bei einem hochmodernen GAA-Knoten ist außergewöhnlich schwierig .
Nachteil durch geringe Größe: TSMCs 2nm-Kapazität wird für 2026 auf rund 60.000 Wafer pro Monat geschätzt . Rapidus‘ anfängliche 6.000 WPM ist eine Größenordnung kleiner, was Kostenhebel und Kundenallokation einschränkt .
Geopolitische Abhängigkeit: Das Unternehmen ist stark auf den guten Willen der japanischen Regierung angewiesen. Ein politischer Kurswechsel oder eine Haushaltskrise könnte die Finanzierung gefährden .
Risiko des technologischen Rückstands: Die Konkurrenz schläft nicht. TSMCs N2 läuft bereits in hoher Stückzahl , und Intel 18A sowie Samsung SF2 sind ebenfalls im Rennen. Rapidus muss seine erste Massenfertigung auf Anhieb auf dem anspruchsvollsten Knoten hinbekommen.
semiwiki.comTSMC to raise foundry prices by 5-10% across advanced nodes in ...
