Huaweis Chip-Offensive: 238 Millionen Transistoren pro Quadratmillimeter ohne EUV-Technik

• Transistordichte: 238 Millionen Transistoren pro Quadratmillimeter (MTr/mm²) – ein Anstieg um 53,5–55 Prozent gegenüber 155 MTr/mm² beim Vorgänger auf demselben Fertigungsknoten ^TCC.
• Energieeffizienz: 40–41 Prozent Verbesserung bei der Leistungseffizienz der Performance-Kerne ^TPS.
• Maximale Taktfrequenz: rund 3,1 GHz für die Performance-Kerne ^PSN.
• Roadmap-Ziel: Bis 2031 sollen High-End-Chips auf Basis des Tau-Scaling-Gesetzes eine Transistordichte erreichen, die einem 1,4-nm-Prozess (14 Å) entspricht ^GCX.

Wie LogicFolding die Signalausbreitung bei einem Bonding-Abstand von 1,5 µm verbessert

LogicFolding ist eine 3D-Chip-Architektur, die Logikschaltungen aus einer einzigen planaren Schicht auf zwei oder mehr vertikal gestapelte aktive Schichten „faltet“ ^CN. Der Hauptmechanismus beruht auf zwei miteinander verbundenen Innovationen:

• Verkürzte kritische Leitungspfade: Durch die Verteilung kritischer Logikpfade über mehrere gestapelte Schichten wird die physische Distanz, die Signale zurücklegen müssen, drastisch reduziert. Dies senkt die RC-Verzögerung (Widerstand-Kapazität), die den dominierenden Anteil an der Signalpropagationszeit ausmacht ^CNYE.
• Ultrafeiner hybrider Bonding-Abstand von 1,5 µm: Der Kirin 2026 nutzt eine 3D-Stapelarchitektur mit einem Bonding-Abstand von 1,5 µm, ermöglicht durch fortschrittliches Wafer-zu-Wafer-Hybridbonding ^YTX. Dies liefert 16- bis 36-mal dichtere vertikale Verbindungen im Vergleich zu typischen Through-Silicon-Vias (TSVs). Dadurch lässt sich die Architektur feinkörnig über mehrere Dies aufteilen und die Verdrahtung weiter optimieren ^YXC.

Der kombinierte Effekt verkürzt direkt die Zeitkonstante τ (Signalverzögerung) – das zentrale Optimierungsziel des Tau-Scaling-Gesetzes –, anstatt auf kleinere Transistorgeometrien angewiesen zu sein ^GNE. He Tingbo betonte, dass vor LogicFolding drei Generationen nötig waren, um die Dichte von 126 auf 155 MTr/mm² zu steigern; mit LogicFolding gelang der Sprung auf 238 MTr/mm² in einer einzigen Generation ^TY.

Transistordichte ohne kleineren Fertigungsknoten

Huawei erreichte 238 Millionen Transistoren pro Quadratmillimeter (MTr/mm²) beim Kirin 2026, ohne auf einen kleineren Fertigungsknoten zu wechseln ^TCC. Die Dichte ist vergleichbar mit TSMCs 3-nm-Prozess und Intels 18A-Knoten – und das auf bestehender chinesischer Fertigungsinfrastruktur, die weithin als SMICs 7-nm-Klasse auf DUV-Basis gilt ^BHU.

Wie diese Strategie Huawei hilft, die US-Exportkontrollen für EUV zu umgehen

Die US-Exportkontrollen verhindern, dass Huawei ASMLs EUV-Lithografiemaschinen (Extrem-Ultraviolett) kaufen kann, die für die Strukturierung der kleinsten Transistorstrukturen unter 7 nm erforderlich sind. Huaweis Strategie umgeht diese Einschränkung durch mehrere ineinandergreifende Taktiken:

• Neue Kennzahl: Das Tau-Scaling-Gesetz ersetzt das geometrische Skalieren (Mooresches Gesetz) durch ein Zeit-Scaling. Optimiert wird die Signalverzögerungszeit (τ) durch Architektur- und 3D-Innovationen, nicht durch lithografische Verkleinerung ^GNT.
• Lithografie-unabhängige Dichtegewinne: Der Dichtezuwachs durch LogicFolding kommt vom vertikalen Stapeln und kürzeren Verbindungen, nicht von feinerer Fotolithografie. So kann Huawei aus bestehenden, sanktionskompatiblen Fertigungsknoten mehr Leistung herausholen ^CCB.
• Hybridbonding als EUV-Ersatz: Huaweis aggressiver hybrider Bonding-Abstand von 1,5 µm liefert dichte vertikale Verbindungen, ohne EUV-Ausrüstung zu benötigen. Analysten von SemiAnalysis merkten an, dass Huawei damit die Konkurrenz bei fortgeschrittenem Hybridbonding überholt zu haben scheint ^YTX.
• Roadmap bis 2031 zum 1,4-nm-Äquivalent: Durch die Verfeinerung der LogicFolding-3D-Integration behauptet Huawei, bis 2031 ohne EUV-Werkzeuge eine Transistordichte erreichen zu können, die einem 1,4-nm-Prozess entspricht ^GCBX.

NVIDIA-CEO Jensen Huang kommentierte, das Tau-Scaling-Gesetz sei „ein Durchbruch“, fügte jedoch hinzu, dass es „keine Bedrohung für TSMC“ darstelle ^N.

Wichtige Einschränkung: Keine unabhängige Überprüfung

Huawei hat keine unabhängigen Benchmark-Daten veröffentlicht oder bekannt gegeben, welche chinesische Foundry (allgemein wird SMIC vermutet) den Kirin 2026 fertigt ^CHY. Mehrere Analysten und Publikationen, darunter The Register und Tech Times, haben darauf hingewiesen, dass die Behauptungen mit Vorsicht zu genießen sind, bis Tests Dritter die Leistung bestätigen ^TCYY. Bis eine solche Überprüfung vorliegt, bleiben die gemeldeten Zahlen Huaweis eigene Charakterisierung.