Intel Nova Lake-S und bLLC-Cache: Alle Leaks zu Core-Konfigurationen, 288 MB Cache, Sockel LGA 1954 und dem Launch 2027

Intels Nova-Lake-S-Desktop-Prozessoren zeichnen sich als einer der bedeutendsten architektonischen Sprünge für Team Blue seit Jahren ab. Leaks deuten auf eine massive Kernanzahl, eine neue Big-Last-Level-Cache-Technologie (bLLC) als Konkurrenz zu AMDs 3D-V-Cache sowie eine neue Plattform hin, die ein neues Mainboard erfordert. Basierend auf mehreren Leaks von Branchenquellen und Leakern folgt hier eine faktengeprüfte Zusammenfassung dessen, was bekannt ist – und was unbestätigt bleibt.

bLLC-Technologie – Intels Antwort auf AMDs 3D-V-Cache

bLLC steht für Big Last-Level Cache. Leaks beschreiben es durchgängig als Intels direkte Antwort auf AMDs 3D-V-Cache / X3D-Technologie, die einen deutlichen L3-Cache-Schub für Spiele und speicherintensive Workloads bieten soll . Der Cache ist nicht einheitlich, sondern nach SKU-Stufe unterteilt :

• Core Ultra 9 (Flaggschiff): Bis zu 288 MB bLLC, realisiert durch ein Dual-Tile-Design (2 × 144 MB Dies) .
• Core Ultra 7: Bis zu 144 MB bLLC, voraussichtlich auf einem einzelnen Compute-Tile .
• Details zu den günstigeren Core-Ultra-5- und Core-Ultra-3-bLLC-Varianten sind durch die verfügbaren Leaks weniger klar gestützt, obwohl einige Berichte darauf hindeuten, dass bLLC auch in SKUs mit multiplicador fijo (non-K) erscheinen könnte .

Die Platzierung des bLLC auf dem Ringbus innerhalb jedes Compute-Tiles ist ebenfalls ein bemerkenswertes architektonisches Detail . Intels Leistungsansprüche gegenüber AMDs X3D-Reihe sind durch unabhängige Benchmarks noch nicht verifiziert .

Core-Konfigurationen und Leistungsvarianten

Flaggschiff – 52-Kern-Dual-Tile-Design

Die höchste Nova-Lake-S-SKU wird Berichten zufolge ein Dual-Compute-Tile-Design mit insgesamt 52 Kernen und 52 Threads aufweisen (Hyper-Threading soll für diese Generation entfallen) . Die Leaks sind sich in dieser Konfiguration einig :

• 16x „Coyote Cove“ Performance-Kerne (P-Kerne)
• 32x „Arctic Wolf“ Effizienz-Kerne (E-Kerne)
• 4x stromsparende E-Kerne (LP-E)
• Gesamt: 52 Kerne, 52 Threads

Eine zuvor gemunkelte 42-Kern-Variante wurde später Berichten zufolge auf 44 Kerne aufgewertet . Die neuere Konfiguration wird als 16 P-Kerne, 24 E-Kerne und 4 LP-E-Kerne beschrieben . Es wird angenommen, dass diese Änderung ein vollständig aktiviertes Compute-Tile freigibt, das in andere SKUs einfließen könnte .

Mittelklasse – Single-Tile-Designs

Unterhalb des Flaggschiffs werden Single-Compute-Tile-SKUs erwartet. Eine prominente gemunkelte Konfiguration ist ein 28-Kern-Teil, der oft als 8 P-Kerne + 16 E-Kerne + 4 LP-E-Kerne angegeben wird . Diese Teile werden voraussichtlich das Core-Ultra-7-Branding tragen und 144 MB bLLC bieten . Eine weitere Konfiguration, wahrscheinlich ein 24-Kern-Teil (4P+16E+4LPE), wurde ebenfalls erwähnt .

Einstiegsniveau

Details zu den Einstiegsmodellen Core Ultra 5 und Core Ultra 3 sind weniger konkret, aber Leaks deuten auf Konfigurationen wie 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE und 4P+4E+4LPE hin . Die meisten davon werden voraussichtlich Single-Tile- und bLLC-lose Teile sein . Der Stromverbrauch dieser unteren SKUs wird auf unter 125 W geschätzt .

Leistungsaufnahme und thermische Reserven

Leaks deuten darauf hin, dass das Wärmemanagement ein wichtiger Entwicklungsschwerpunkt für das 52-Kern-Flaggschiff ist . Auf der Computex 2026 gab es Branchengerüchte, dass der Chip Multi-Core-Übertaktungsfunktionen bieten würde, die erhebliche thermische Reserven erfordern . Spezifische TDPs sind von Intel nicht bestätigt .

Die gesamte Nova-Lake-S-Desktop-Produktreihe im Überblick

Die Nova-Lake-S-Familie wird voraussichtlich vom Einstiegs- bis zum Flaggschiff-Segment reichen, unterteilt nach Anzahl der Compute-Tiles, der bLLC-Cache-Größe und der Kernanzahl :

Segment	Durchgesickerte Core-Konfiguration	bLLC-Cache	Anmerkungen
Core Ultra 9	16P + 32E + 4LPE (52 Kerne)	288 MB	Dual-Tile, Flaggschiff
Core Ultra 7	8P + 16E + 4LPE (28 Kerne)	144 MB	Single-Tile, High-End
Core Ultra 5	8P + 12E/16E + 4LPE (24-28 Kerne)	Unklar / Keine	Mittelklasse, wahrscheinlich non-bLLC SKUs
Core Ultra 3	4P + 4E/8E + 4LPE (12-16 Kerne)	Keine	Einstieg, niedrige Leistung

Das Compute-Silizium für das Flaggschiff soll im TSMC N2P-Prozess hergestellt werden .

Plattform: Sockel, Chipsatz und Speicher

Sockel LGA 1954

Alle zuverlässigen Leaks deuten auf einen neuen LGA-1954-Sockel für Nova Lake-S hin, der den bei Arrow Lake-S verwendeten LGA-1851-Sockel ersetzt . Das bedeutet, dass vorhandene Mainboards nicht kompatibel sein werden .

900er-Chipsätze

Die Plattform wird voraussichtlich mit Intels 900er-Chipsätzen auf den Markt kommen . Im Enthusiasten-Bereich werden speziell Z990- und Z970-Mainboards sowie ein B960-Chipsatz für den Mainstream genannt .

Speicherunterstützung – DDR5-8000

Nova Lake-S wird voraussichtlich nativ DDR5-8000-Speicher unterstützen . Dies wäre eine Steigerung von 25 % gegenüber der nativen DDR5-6400-Unterstützung von Arrow Lake-S . Um diese höheren Frequenzen zu erreichen, könnten die Speichermodule die CUDIMM- und CQDIMM-Standards nutzen .

Zeitplan für die Markteinführung: Eine Verschiebung auf die CES 2027

Der Markteinführungszeitraum für Nova Lake-S hat sich mehrmals verschoben, von Ende 2026 auf Anfang 2027, basierend auf mehreren Leak-Berichten :

• Frühe Leaks (2025): Ziel war ein Zeitraum Ende 2026 oder ein breiter 2026er-Fenster .
• Leak vom Februar 2026: Eine Verzögerung auf die CES 2027 wurde von einem prominenten Leaker gemeldet .
• Computex 2026-Gerüchte (Juni 2026): Branchenquellen deuteten auf einen Launch im Q1 2027 hin, wobei die offizielle Ankündigung auf der CES 2027 erwartet wird und die Verfügbarkeit im Handel einige Wochen später erfolgt . Einige Berichte deuten darauf hin, dass das 52-Kern-Flaggschiff 2-3 Monate nach dem anfänglichen 28-Kern-Launch eintreffen könnte, möglicherweise um die Computex 2027 .

Aktuelle Einschätzung: Der konsistenteste Leak-basierte Konsens deutet auf eine Markteinführung im Q1 2027 mit einer Veranstaltung auf der CES 2027 hin, gefolgt von der Verfügbarkeit im Handel . Intel hat noch keine offiziellen Daten bestätigt .

Wichtige Einschränkungen

• Nichts ist offiziell von Intel bestätigt. Die ersten konkreten Details zu Sockel, Mainboard und Chipsatz bleiben auf Leak-Level .
• Die Zeitpläne für die Markteinführung haben sich mehrfach verschoben und können sich weiter ändern .
• Die bLLC-Leistung im Vergleich zu AMDs 3D-V-Cache ist völlig unbewiesen, bis unabhängige Benchmarks vorliegen .
• Einige Leaks widersprechen sich hinsichtlich der genauen Kernanzahlen und SKU-Namen; behandeln Sie die genauen Details der Produktreihe daher als spekulativ .