Mizuho prognostiziert Rekordausbau: TSMC-CoWoS-Kapazität erreicht 2027 bis zu 200.000 Wafer pro Monat

Advanced Chip Packaging hat sich zum kritischen Nadelöhr in der KI-Lieferkette entwickelt – und TSMCs CoWoS-Technologie (Chip-on-Wafer-on-Substrate) steht im Zentrum dieser Engpässe. Mizuho Securities Asia hat nun eine der optimistischsten Prognosen der Branche vorgelegt: Die monatliche CoWoS-Kapazität von TSMC werde bis 2026 auf 140.000 Wafer und bis 2027 auf 190.000–200.000 Wafer steigen . Dieser Artikel liefert eine faktengeprüfte, mit Quellen belegte Aufschlüsselung der Mizuho-Zahlen, vergleicht sie mit anderen Analysten, identifiziert die treibenden Kräfte hinter der Nachfrage, analysiert die aktuelle Angebotslücke und die Vorlaufzeiten und erklärt den Status von TSMCs nächster Generation, der CoPoS-Panel-Verpackungstechnologie.

Mizuhos aktuelle CoWoS-Kapazitätsprognosen bis 2027

Der Bericht von Mizuho vom 30. Juni 2026 hebt die Prognose deutlich an. Die Erwartung für die monatliche CoWoS-Kapazität steigt auf 140.000 Wafer (2026) und 190.000–200.000 Wafer (2027) – zuvor waren es 120.000 bzw. 170.000–180.000 Wafer . Grund für die Revision ist eine „stark nach oben korrigierte Prognose für die KI-gesteuerte Server-CPU-Nachfrage“ .

Vergleich mit anderen Analysten

Mizuhos 2027er-Prognose liegt über dem Branchenkonsens von rund 170.000–180.000 Wafern pro Monat. Ein Vergleich mit anderen veröffentlichten Prognosen:

• KGI schätzt die jährliche CoWoS-Kapazität auf rund 670.000 Wafer (2025) und 1,0 Millionen Wafer (2026) – das entspricht etwa 83.000–110.000 Wafern pro Monat .
• Fubon erwartet rund 140.000 Wafer pro Monat bis Ende 2027 .
• Silicon Analysts beziffern TSMCs Ziel für Ende 2026 auf 120.000–130.000 Wafer pro Monat, nach rund 72.500 Wafern Ende 2025 .

Mizuhos Spanne von 190.000–200.000 Wafern für 2027 ist damit eine der optimistischsten am Markt.

Welche Kunden treiben die CoWoS-Nachfrage?

Die Nachfrage konzentriert sich stark auf einige wenige dominante Player:

• NVIDIA ist der mit Abstand größte Kunde und beansprucht rund 65 % der CoWoS-Kapazität von TSMC. KGI schätzt, dass NVIDIA etwa 65 % der Kapazität belegt, gefolgt von Broadcom und AMD . Mizuho prognostiziert für NVIDIA 630.000 CoWoS-Einheiten bei TSMC im Jahr 2026 und 1.005.000 Einheiten im Jahr 2027 – getrieben durch die Nachfrage nach NVIDIAs Vera-CPU und steigender Produktion anderer KI-Beschleuniger .
• Broadcom und AMD sind die zweit- und drittgrößten Kunden .
• Hyperscaler (Amazon AWS, Google, Meta, Microsoft) sind ebenfalls bedeutende Abnehmer über kundenspezifische ASICs und alle mit Kapazitätsengpässen konfrontiert .
• MediaTek und Alchip gelten als aufstrebende Namen im Kundenmix von TSMC für 2026–2027 .

Schätzungen zufolge sind mehr als 85 % der CoWoS-Kapazität von TSMC für 2026–2027 bereits vorab an nur vier große Player vergeben: NVIDIA, Broadcom, AMD und die Hyperscaler . Silicon Analysts berichtet, dass NVIDIA allein rund 60 % der CoWoS-Kapazität hält – etwa 595.000 Wafer . Dies führt dazu, dass kleinere KI-Chip-Unternehmen faktisch keinen Zugang zu Kapazitäten haben .

Aktuelle Angebotslücke und Vorlaufzeiten

Die Lücke schrumpft, bleibt aber signifikant

Das Missverhältnis zwischen Angebot und Nachfrage liegt derzeit bei rund ~20 % (Nachfrage übersteigt Angebot) und soll sich bis Ende 2026 auf ~10 % verringern, sobald neue Kapazitäten online gehen . Frühere Schätzungen aus Mitte 2025 hatten die Lücke noch auf über 30 % beziffert, bei einer Kapazität von rund 115.000 Wafern pro Monat und einer Nachfrage von über 180.000 Wafern .

TSMC-CEO C.C. Wei hat bestätigt, dass CoWoS „für 2025 und bis 2026 ausverkauft“ ist . Die Lücke soll sich bis 2027 weiter verbessern, wenn Fabriken wie AP7 in Chiayi, Taiwan, die Produktion aufnehmen – Phase 1 soll 2026 fertiggestellt werden, die Produktion beginnt Ende 2027/2028 .

Vorlaufzeiten bleiben lang

CoWoS-S und CoWoS-L bleiben vollständig ausgelastet, mit Vorlaufzeiten von rund 52–78 Wochen (etwa 12–18 Monate) . Der strukturelle Engpass bleibt bestehen, da der Aufbau neuer Kapazitäten 12–18 Monate dauert . Wie eine Analyse feststellt: „Steigen oder stagnieren die Vorlaufzeiten, während die Kapazität wächst, bedeutet das: Die Nachfrage überholt weiterhin das Angebot; der Mangel bleibt bestehen – unabhängig von Expansionsschlagzeilen“ .

Status von TSMCs nächster Generation: CoPoS-Panel-Level-Packaging

CoPoS (Chip-on-Panel-on-Substrate) ist TSMCs zukünftige 2,5D-Advanced-Packaging-Plattform. Sie ersetzt runde 300-mm-Wafer durch rechteckige 310 mm × 310 mm Panels (skalierbar auf 515 mm × 510 mm oder größer) und verspricht geringere Kosten sowie eine bessere Nutzung der Substratfläche .

Status der Pilotlinie

Eine CoPoS-Pilotlinie ist bereits seit Mitte 2026 in Betrieb. Die Auslieferung der Anlagen an die F&E-Teams begann im Februar 2026, die gesamte Pilotlinie war bis Juni 2026 fertiggestellt . TSMC-Vorsitzender C.C. Wei bestätigte auf der Hauptversammlung Anfang Juni 2026, dass die Pilotlinie läuft . Die Pilotlinie im VisEra-Werk in Longtan läuft mit einer Zwei-Gleis-Bewertung: Ein Gleis wird von globalen Ausrüstern betreut, das andere setzt auf Lösungen taiwanesischer Hersteller .

Zeitplan für die Massenproduktion

Die Massenproduktion wird in 2–3 Jahren erwartet, so Chairman Wei . Mehrere Quellen nennen 2029 als Ziel . TrendForce berichtet, dass die Pilotproduktion für 2027 anvisiert wird, die Massenproduktion für die zweite Jahreshälfte 2028 . DigiTimes zufolge wird die Massenproduktion frühestens 2029 erwartet .

Wichtiger Vorbehalt

CoPoS befindet sich noch in einer frühen Pilotphase und wird bis 2028–2029 keinen nennenswerten Beitrag zu TSMCs CoWoS-äquivalenter Kapazität leisten. Kurzfristig (2026–2027) basiert das gesamte Wachstum im Advanced Packaging auf den traditionellen CoWoS-Linien.