Der ursprüngliche Standard-Rubin-GPU verwendet 2 Compute-Chips plus 8 HBM4-Module . Der Rubin Ultra war im Wesentlichen zwei Rubin-Class-Chips in einem Gehäuse verschmolzen – 4 Dies plus 16 HBM4E . Die abgespeckte Version kehrt zur gleichen 2-Die + 8-HBM-Konfiguration wie der Basis-Rubin zurück .

Wichtiger Hinweis: Nvidia hat keine offizielle Stellungnahme zur Einstellung abgegeben, und einige Marktteilnehmer argumentierten am 30. Juni, dass SemiAnalysis möglicherweise nur Lieferketten-Gerüchte aus dem April 2026 wieder aufgewärmt habe, anstatt über neue Informationen zu berichten . Taiwanische Medien wie Ctee und Commercial Times hatten die Designänderung bereits Anfang April 2026 gemeldet .

Warum TSMC das ursprüngliche Design nicht bauen konnte

Die Ursache für die Einstellung war die Komplexität der fortschrittlichen Verpackung bei TSMC:

• Das ursprüngliche 4-Die-Gehäuse wurde als 7,5- bis 8-fache Retikelgrenze der Standard-Lithographie beschrieben, was zu ernsthaften Problemen bei der Ausbeute und Herstellung führte .
• TSMCs CoWoS-L-Verpackungsprozess konnte eine so massive monolithische Multi-Die-Verbindung nicht wirtschaftlich handhaben .
• SemiAnalysis zitierte „Bedenken hinsichtlich der Fertigungsumsetzung“ – grundsätzlich war das Design für die vorhandenen 3nm-Knoten- und CoWoS-L-Verpackungskapazitäten zu ehrgeizig .
• Schätzungen aus der Industrie (von einem LinkedIn-Post eines Branchenanalysten) deuten darauf hin, dass der 4-Die-Ansatz auf Paketebene unter etwa 60% Ausbeute litt; der Wechsel zu 2 Dies wird voraussichtlich die Ausbeute auf etwa 85% steigern und die Kosten pro Karte um etwa 30% senken .

TSMC untersucht Berichten zufolge einen neuen Verpackungsansatz namens CoPoS (Chip-on-Panel-on-Substrate), der den ~300mm-Silizium-Interposer durch größere quadratische/rechteckige Panels ersetzt. Erste Spezifikationen sehen Panels von etwa 310×310mm vor, mit zukünftiger Skalierbarkeit auf 515×510mm oder sogar 750×620mm . CoPoS wird jedoch voraussichtlich erst Ende 2028 oder Anfang 2029 in die Massenproduktion gehen – zu spät für das für 2027 geplante Rubin-Ultra-Startfenster .

Wie die abgespeckte Zwei-Chip-Version abschneidet

Die Leistungs- und Speicherunterschiede zwischen dem ursprünglichen und dem überarbeiteten Design sind in der folgenden Tabelle aufgeführt:

Einige taiwanische Industriequellen (TrendForce / Commercial Times) berichteten bereits im April 2026, dass die Planung der Lieferkette immer auf ein 2-Die-Design ausgelegt war, was darauf hindeutet, dass der 4-Die-Plan möglicherweise eine visionäre Vorankündigung war, die nie die Produktionsreife erreichte . Nvidia plant Berichten zufolge, den ursprünglichen 4-Die-Durchsatz auf Board/Systemebene zu erreichen – unter Verwendung einer 2+2-Konfiguration, bei der zwei separate 2-Die-Pakete zusammen auf demselben Server-Board montiert werden .

Wettbewerbsdruck: Hyperscaler, ASICs und der CUDA-Graben

SemiAnalysis hob im selben Bericht vom 30. Juni drei Ebenen der Wettbewerbserosion hervor :

• Eigene Chips der Hyperscaler: Die TPU von Google, Trainium von Amazon und die Maia-ASIC-Programme von Microsoft gewinnen alle an Einsatzanteil in ihren eigenen Clouds und verdrängen direkt Nvidia-GPUs für die größten internen KI-Workloads .
• Wachstum kundenspezifischer ASICs übertrifft Handels-GPUs: Von SemiAnalysis zitierte TrendForce-Daten zeigen, dass kundenspezifische KI-ASIC-Lieferungen im Jahr 2026 um 44,6% wachsen, gegenüber 16,1% für Handels-GPUs – das erste Jahr, in dem das ASIC-Wachstum das GPU-Wachstum übertroffen hat . ASICs haben einen 40–65%igen Gesamtbetriebskostenvorteil bei mehrjährigen Inferenz-Einsätzen .
• Der CUDA-Graben erodiert: SemiAnalysis erklärte, dass die CUDA-Ökosystembarriere von Nvidia einer langsamen, aber stetigen Erosion ausgesetzt ist, da Hyperscaler ihre eigenen Software-Stacks optimieren und hardwareunabhängige Frameworks (z.B. Triton, ONNX Runtime, OpenXLA) die Wechselkosten weg von CUDA senken .
• Unabhängige KI-Chip-Unternehmen wie Groq, Cerebras und Etched konkurrieren ebenfalls auf dem Rechenzentrums-Inferenzmarkt und bieten spezialisierte ASICs an, die Nvidias Inferenz-Ökonomie herausfordern .

Breitere Auswirkungen auf Nvidias Rechenzentrumsgeschäft

Die Einstellungsgeschichte ist nur die eine Hälfte dessen, was SemiAnalysis am 30. Juni veröffentlichte. Die Firma prognostizierte auch, dass Nvidias Umsatz mit Rechenzentren in der zweiten Jahreshälfte 2026 voraussichtlich 20% über den Wall-Street-Konsensschätzungen liegen wird – hauptsächlich weil der HBM4-Versorgungsengpass gelöst wurde . Dies schafft eine Dynamik, die die Firma als „Eis und Feuer“ bezeichnete: starke kurzfristige Einnahmen bei gleichzeitig geschwächter Flaggschiff-Roadmap.

Wichtigste Auswirkungen:

• Strategische Neuausrichtung der Verpackung: Die Einstellung des Rubin Ultra signalisiert, dass monolithisches Multi-Die-Scaling über 2 Retikel-große Chiplets in einem einzigen CoWoS-Gehäuse mit der aktuellen TSMC-Technologie weiterhin unerreichbar bleibt . Dies verstärkt Nvidias Notwendigkeit, für zukünftige Generationen eine Board-Level-Disaggregation zu verfolgen.
• Wettbewerbsfenster für AMD und Hyperscaler: Da der Top-End-Rubin Ultra nur etwa die Hälfte der ursprünglich versprochenen Leistung liefert, gewinnen AMDs Instinct MI500-Serie und die ASICs der Hyperscaler eine stärkere Wettbewerbsposition im High-End-Bereich .
• Strukturelles Marktanteilsrisiko: SemiAnalysis ist der Ansicht, dass Nvidias Marktanteil durch Trainium, TPU und andere erodiert wird, und das Redesign des Rubin Ultra beschleunigt dieses Risiko, indem es den nächsten großen architektonischen Sprung von Nvidia hinauszögert .

Fazit

Der Bericht von SemiAnalysis vom 30. Juni 2026 zeichnete ein komplexes Bild: Nvidia steht vor echten Fertigungsengpässen, die eine Neugestaltung des Flaggschiffprodukts erzwangen, aber das Unternehmen hat auch eine starke kurzfristige Umsatzdynamik. Die Wettbewerbsbedrohungen durch kundenspezifisches Silizium der Hyperscaler und framework-agnostische Software sind real und messbar, aber die dominierende Marktposition von Nvidia bedeutet, dass sich diese Risiken über Jahre hinweg abspielen, nicht über Quartale. Ob die Einstellung des Rubin Ultra ein einmaliger Verpackungsfehltritt oder der Beginn einer strukturellen Wettbewerbsverschiebung ist, wird davon abhängen, ob die nächste Generation von TSMCs CoPoS-Verpackung das Multi-Die-Scaling liefern kann, das CoWoS-L nicht konnte.

Der ursprüngliche Standard-Rubin-GPU verwendet 2 Compute-Chips plus 8 HBM4-Module . Der Rubin Ultra war im Wesentlichen zwei Rubin-Class-Chips in einem Gehäuse verschmolzen – 4 Dies plus 16 HBM4E . Die abgespeckte Version kehrt zur gleichen 2-Die + 8-HBM-Konfiguration wie der Basis-Rubin zurück .

Wichtiger Hinweis: Nvidia hat keine offizielle Stellungnahme zur Einstellung abgegeben, und einige Marktteilnehmer argumentierten am 30. Juni, dass SemiAnalysis möglicherweise nur Lieferketten-Gerüchte aus dem April 2026 wieder aufgewärmt habe, anstatt über neue Informationen zu berichten . Taiwanische Medien wie Ctee und Commercial Times hatten die Designänderung bereits Anfang April 2026 gemeldet .

Warum TSMC das ursprüngliche Design nicht bauen konnte

Die Ursache für die Einstellung war die Komplexität der fortschrittlichen Verpackung bei TSMC:

• Das ursprüngliche 4-Die-Gehäuse wurde als 7,5- bis 8-fache Retikelgrenze der Standard-Lithographie beschrieben, was zu ernsthaften Problemen bei der Ausbeute und Herstellung führte .
• TSMCs CoWoS-L-Verpackungsprozess konnte eine so massive monolithische Multi-Die-Verbindung nicht wirtschaftlich handhaben .
• SemiAnalysis zitierte „Bedenken hinsichtlich der Fertigungsumsetzung“ – grundsätzlich war das Design für die vorhandenen 3nm-Knoten- und CoWoS-L-Verpackungskapazitäten zu ehrgeizig .
• Schätzungen aus der Industrie (von einem LinkedIn-Post eines Branchenanalysten) deuten darauf hin, dass der 4-Die-Ansatz auf Paketebene unter etwa 60% Ausbeute litt; der Wechsel zu 2 Dies wird voraussichtlich die Ausbeute auf etwa 85% steigern und die Kosten pro Karte um etwa 30% senken .

TSMC untersucht Berichten zufolge einen neuen Verpackungsansatz namens CoPoS (Chip-on-Panel-on-Substrate), der den ~300mm-Silizium-Interposer durch größere quadratische/rechteckige Panels ersetzt. Erste Spezifikationen sehen Panels von etwa 310×310mm vor, mit zukünftiger Skalierbarkeit auf 515×510mm oder sogar 750×620mm . CoPoS wird jedoch voraussichtlich erst Ende 2028 oder Anfang 2029 in die Massenproduktion gehen – zu spät für das für 2027 geplante Rubin-Ultra-Startfenster .

Wie die abgespeckte Zwei-Chip-Version abschneidet

Die Leistungs- und Speicherunterschiede zwischen dem ursprünglichen und dem überarbeiteten Design sind in der folgenden Tabelle aufgeführt:

Einige taiwanische Industriequellen (TrendForce / Commercial Times) berichteten bereits im April 2026, dass die Planung der Lieferkette immer auf ein 2-Die-Design ausgelegt war, was darauf hindeutet, dass der 4-Die-Plan möglicherweise eine visionäre Vorankündigung war, die nie die Produktionsreife erreichte . Nvidia plant Berichten zufolge, den ursprünglichen 4-Die-Durchsatz auf Board/Systemebene zu erreichen – unter Verwendung einer 2+2-Konfiguration, bei der zwei separate 2-Die-Pakete zusammen auf demselben Server-Board montiert werden .

Wettbewerbsdruck: Hyperscaler, ASICs und der CUDA-Graben

SemiAnalysis hob im selben Bericht vom 30. Juni drei Ebenen der Wettbewerbserosion hervor :

• Eigene Chips der Hyperscaler: Die TPU von Google, Trainium von Amazon und die Maia-ASIC-Programme von Microsoft gewinnen alle an Einsatzanteil in ihren eigenen Clouds und verdrängen direkt Nvidia-GPUs für die größten internen KI-Workloads .
• Wachstum kundenspezifischer ASICs übertrifft Handels-GPUs: Von SemiAnalysis zitierte TrendForce-Daten zeigen, dass kundenspezifische KI-ASIC-Lieferungen im Jahr 2026 um 44,6% wachsen, gegenüber 16,1% für Handels-GPUs – das erste Jahr, in dem das ASIC-Wachstum das GPU-Wachstum übertroffen hat . ASICs haben einen 40–65%igen Gesamtbetriebskostenvorteil bei mehrjährigen Inferenz-Einsätzen .
• Der CUDA-Graben erodiert: SemiAnalysis erklärte, dass die CUDA-Ökosystembarriere von Nvidia einer langsamen, aber stetigen Erosion ausgesetzt ist, da Hyperscaler ihre eigenen Software-Stacks optimieren und hardwareunabhängige Frameworks (z.B. Triton, ONNX Runtime, OpenXLA) die Wechselkosten weg von CUDA senken .
• Unabhängige KI-Chip-Unternehmen wie Groq, Cerebras und Etched konkurrieren ebenfalls auf dem Rechenzentrums-Inferenzmarkt und bieten spezialisierte ASICs an, die Nvidias Inferenz-Ökonomie herausfordern .

Breitere Auswirkungen auf Nvidias Rechenzentrumsgeschäft

Die Einstellungsgeschichte ist nur die eine Hälfte dessen, was SemiAnalysis am 30. Juni veröffentlichte. Die Firma prognostizierte auch, dass Nvidias Umsatz mit Rechenzentren in der zweiten Jahreshälfte 2026 voraussichtlich 20% über den Wall-Street-Konsensschätzungen liegen wird – hauptsächlich weil der HBM4-Versorgungsengpass gelöst wurde . Dies schafft eine Dynamik, die die Firma als „Eis und Feuer“ bezeichnete: starke kurzfristige Einnahmen bei gleichzeitig geschwächter Flaggschiff-Roadmap.

Wichtigste Auswirkungen:

• Strategische Neuausrichtung der Verpackung: Die Einstellung des Rubin Ultra signalisiert, dass monolithisches Multi-Die-Scaling über 2 Retikel-große Chiplets in einem einzigen CoWoS-Gehäuse mit der aktuellen TSMC-Technologie weiterhin unerreichbar bleibt . Dies verstärkt Nvidias Notwendigkeit, für zukünftige Generationen eine Board-Level-Disaggregation zu verfolgen.
• Wettbewerbsfenster für AMD und Hyperscaler: Da der Top-End-Rubin Ultra nur etwa die Hälfte der ursprünglich versprochenen Leistung liefert, gewinnen AMDs Instinct MI500-Serie und die ASICs der Hyperscaler eine stärkere Wettbewerbsposition im High-End-Bereich .
• Strukturelles Marktanteilsrisiko: SemiAnalysis ist der Ansicht, dass Nvidias Marktanteil durch Trainium, TPU und andere erodiert wird, und das Redesign des Rubin Ultra beschleunigt dieses Risiko, indem es den nächsten großen architektonischen Sprung von Nvidia hinauszögert .

Fazit

Der Bericht von SemiAnalysis vom 30. Juni 2026 zeichnete ein komplexes Bild: Nvidia steht vor echten Fertigungsengpässen, die eine Neugestaltung des Flaggschiffprodukts erzwangen, aber das Unternehmen hat auch eine starke kurzfristige Umsatzdynamik. Die Wettbewerbsbedrohungen durch kundenspezifisches Silizium der Hyperscaler und framework-agnostische Software sind real und messbar, aber die dominierende Marktposition von Nvidia bedeutet, dass sich diese Risiken über Jahre hinweg abspielen, nicht über Quartale. Ob die Einstellung des Rubin Ultra ein einmaliger Verpackungsfehltritt oder der Beginn einer strukturellen Wettbewerbsverschiebung ist, wird davon abhängen, ob die nächste Generation von TSMCs CoPoS-Verpackung das Multi-Die-Scaling liefern kann, das CoWoS-L nicht konnte.