Im konkreten Fall Humufish wird Googles Rechen-Die hausintern gefertigt, während MediaTek das Backend-Design übernimmt. Der Chip wird für die zweite Jahreshälfte 2027 erwartet . Die Investmentbank Aletheia Capital schätzt die Die-Fläche des Humufish auf das 9- bis 10-Fache einer Reticle-Größe, bei einem Substrat von rund 13.700 mm² (16x Reticle). Damit ist er für CoWoS schlicht zu groß und zu teuer – EMIB-T ist die Standard-Packaging-Lösung, mit CoPoS als Backup .

Kurz gesagt: Google brauchte eine Packaging-Lösung, die zu Mega-Paketen skalieren kann, bei denen CoWoS wirtschaftlich an seine Grenzen stößt. EMIB-T ist die Antwort.

Technische Vorteile: Wie EMIB-T sich von CoWoS unterscheidet

Der architektonische Unterschied zwischen EMIB-T und CoWoS ist fundamental. CoWoS setzt jeden Die auf einen großen Silizium-Interposer, der sich über das gesamte Package erstreckt – eine teure Platte, die an den Rändern Silizium verschwendet, sobald die Package-Größen wachsen . EMIB hingegen bettet kleine Silizium-Brücken nur dort in das organische Substrat ein, wo Dies miteinander verbunden werden müssen – der Rest des Substrats bleibt preiswertes organisches Material .

Der Unterschied wird oft als Autobahnnetz (CoWoS) vs. Brücke an einer Flussüberquerung (EMIB) beschrieben . Für Humufish mit seinen ~10x Reticle-Dies ist dieser Kosten- und Skalierungsvorteil entscheidend.

Die 90-%-Ausbeute-Hürde: Ein Problem, das härter ist, als es klingt

Google hat bei Intel den Bau von mehr als 3 Millionen TPUs im Jahr 2028 in Auftrag gegeben – bestätigt durch The Information unter Berufung auf vier Quellen . Branchenanalysen deuten darauf hin, dass es sich dabei in erster Linie um einen Advanced-Packaging-Auftrag handelt, da Intels eigene Fertigungsknoten für moderne Logik nicht mit TSMC konkurrieren können .

Doch das Volumenziel prallt auf eine Fertigungsrealität: Intels EMIB-T hat für das Humufish-Projekt eine Technologie-Validierungsausbeute von rund 90 % erreicht . Analyst Ming-Chi Kuo bezeichnet dies angesichts von Intels EMIB-Produktionshistorie als positives Signal, allerdings wird als Benchmark die FCBGA-Montageausbeute herangezogen, die in der Branche bei 98 %+ liegt . Kuo warnt explizit: Der Anstieg von 90 % auf 98 % könnte „schwieriger sein als der von 0 % auf 90 %“ .

Zum Vergleich: TSMC peilt für sein 5,5-fach-Reticle-CoWoS im Jahr 2026 eine Produktionsausbeute von 98 % an – eine deutlich höhere Basis . Diese Ausbeutelücke bedeutet, dass Intel ein extrem schwieriges Fertigungs-Hochlaufproblem lösen muss, um die 3-Millionen-Einheiten wirtschaftlich zu fertigen. Jeder Prozentpunkt Ausbeuteverlust bei einem hochwertigen KI-Beschleuniger, der hunderte oder tausende Dollar kostet, schlägt direkt mit zig Millionen Dollar Umsatzausfall zu Buche.

Intel fährt derweil seinen Project-Pelican-Komplex für Advanced Packaging in Malaysia hoch, der 2026 in Betrieb gehen soll . Dennoch wäre das Erreichen einer mehreren Millionen Stück umfassenden Produktion mit hoher Ausbeute für einen einzigen Kunden in einer neuen Technikvariante (EMIB-T) für Intels Foundry-Packaging-Geschäft beispiellos.

Der ironische Widerspruch: Intel lässt EMIB beim eigenen Flaggschiff fallen

Vielleicht das heikelste Element von Googles EMIB-T-Wette ist dies: Intels eigener kommender Diamond-Rapids-Xeon-Prozessor wird kein EMIB verwenden. Laut SemiAnalysis (via LinkedIn) „gibt Intel EMIB für Diamond Rapids zugunsten von UCIe auf … Diamond Rapids wird wahrscheinlich UCIe über Substrat für eine Long-Reach-Die-to-Die-Verbindung nutzen“ . Intel zeigte auf der ISSCC einen UCIe-basierten Die-to-Die-Link .

Das schafft eine scharfe Ironie: Intel verkauft EMIB-T an Google als seinen Vorzeige-Externkunden, steigt aber intern beim eigenen Flaggschiff-Server-CPU darauf um. Die Begründung: Für monolithisch anmutende CPU-Chiplets biete UCIe über Standard-Substrat ausreichend Bandbreite bei geringeren Kosten und Komplexität – doch die Optik ist heikel.

Intel bittet den Markt im Grunde, EMIB für Googles 3-Millionen-TPU-Volumen zu vertrauen, während das eigene Spitzenprodukt-Team eine andere Verbindungsnorm wählte. Wie SemiAnalysis es formulierte: „Intels ‚beste‘ Packaging-Technik – für alle außer Intel“ .

Hinweis: Die Design-Details zu Diamond Rapids stammen aus Branchenanalystenberichten und LinkedIn-Posts von SemiAnalysis, die glaubwürdig, aber keine offiziellen Intel-Bestätigungen sind .

Fazit

Googles EMIB-T-Wette ist ein Vertrauensbeweis in Intels Packaging zu einem Zeitpunkt, an dem CoWoS-Kapazitäten stranguliert sind. Für sehr große Die-Größen (~10x Reticle) bietet EMIB-T echte Kosten- und Skalierungsvorteile. Doch Intel steht vor einer steilen Ausbeute-Steigerung (90 % → 98 %+) und einem Millionen-Stück-Hochlauf mit einer Technik, die in diesem Maßstab noch nie gelaufen ist. Der Widerspruch, dass Diamond Rapids EMIB fallen lässt, unterstreicht, wie Intel die Technologie für externe Kunden bewirbt, während das eigene Volumenprodukt auf einen anderen Standard migriert.

Im konkreten Fall Humufish wird Googles Rechen-Die hausintern gefertigt, während MediaTek das Backend-Design übernimmt. Der Chip wird für die zweite Jahreshälfte 2027 erwartet . Die Investmentbank Aletheia Capital schätzt die Die-Fläche des Humufish auf das 9- bis 10-Fache einer Reticle-Größe, bei einem Substrat von rund 13.700 mm² (16x Reticle). Damit ist er für CoWoS schlicht zu groß und zu teuer – EMIB-T ist die Standard-Packaging-Lösung, mit CoPoS als Backup .

Kurz gesagt: Google brauchte eine Packaging-Lösung, die zu Mega-Paketen skalieren kann, bei denen CoWoS wirtschaftlich an seine Grenzen stößt. EMIB-T ist die Antwort.

Technische Vorteile: Wie EMIB-T sich von CoWoS unterscheidet

Der architektonische Unterschied zwischen EMIB-T und CoWoS ist fundamental. CoWoS setzt jeden Die auf einen großen Silizium-Interposer, der sich über das gesamte Package erstreckt – eine teure Platte, die an den Rändern Silizium verschwendet, sobald die Package-Größen wachsen . EMIB hingegen bettet kleine Silizium-Brücken nur dort in das organische Substrat ein, wo Dies miteinander verbunden werden müssen – der Rest des Substrats bleibt preiswertes organisches Material .

Der Unterschied wird oft als Autobahnnetz (CoWoS) vs. Brücke an einer Flussüberquerung (EMIB) beschrieben . Für Humufish mit seinen ~10x Reticle-Dies ist dieser Kosten- und Skalierungsvorteil entscheidend.

Die 90-%-Ausbeute-Hürde: Ein Problem, das härter ist, als es klingt

Google hat bei Intel den Bau von mehr als 3 Millionen TPUs im Jahr 2028 in Auftrag gegeben – bestätigt durch The Information unter Berufung auf vier Quellen . Branchenanalysen deuten darauf hin, dass es sich dabei in erster Linie um einen Advanced-Packaging-Auftrag handelt, da Intels eigene Fertigungsknoten für moderne Logik nicht mit TSMC konkurrieren können .

Doch das Volumenziel prallt auf eine Fertigungsrealität: Intels EMIB-T hat für das Humufish-Projekt eine Technologie-Validierungsausbeute von rund 90 % erreicht . Analyst Ming-Chi Kuo bezeichnet dies angesichts von Intels EMIB-Produktionshistorie als positives Signal, allerdings wird als Benchmark die FCBGA-Montageausbeute herangezogen, die in der Branche bei 98 %+ liegt . Kuo warnt explizit: Der Anstieg von 90 % auf 98 % könnte „schwieriger sein als der von 0 % auf 90 %“ .

Zum Vergleich: TSMC peilt für sein 5,5-fach-Reticle-CoWoS im Jahr 2026 eine Produktionsausbeute von 98 % an – eine deutlich höhere Basis . Diese Ausbeutelücke bedeutet, dass Intel ein extrem schwieriges Fertigungs-Hochlaufproblem lösen muss, um die 3-Millionen-Einheiten wirtschaftlich zu fertigen. Jeder Prozentpunkt Ausbeuteverlust bei einem hochwertigen KI-Beschleuniger, der hunderte oder tausende Dollar kostet, schlägt direkt mit zig Millionen Dollar Umsatzausfall zu Buche.

Intel fährt derweil seinen Project-Pelican-Komplex für Advanced Packaging in Malaysia hoch, der 2026 in Betrieb gehen soll . Dennoch wäre das Erreichen einer mehreren Millionen Stück umfassenden Produktion mit hoher Ausbeute für einen einzigen Kunden in einer neuen Technikvariante (EMIB-T) für Intels Foundry-Packaging-Geschäft beispiellos.

Der ironische Widerspruch: Intel lässt EMIB beim eigenen Flaggschiff fallen

Vielleicht das heikelste Element von Googles EMIB-T-Wette ist dies: Intels eigener kommender Diamond-Rapids-Xeon-Prozessor wird kein EMIB verwenden. Laut SemiAnalysis (via LinkedIn) „gibt Intel EMIB für Diamond Rapids zugunsten von UCIe auf … Diamond Rapids wird wahrscheinlich UCIe über Substrat für eine Long-Reach-Die-to-Die-Verbindung nutzen“ . Intel zeigte auf der ISSCC einen UCIe-basierten Die-to-Die-Link .

Das schafft eine scharfe Ironie: Intel verkauft EMIB-T an Google als seinen Vorzeige-Externkunden, steigt aber intern beim eigenen Flaggschiff-Server-CPU darauf um. Die Begründung: Für monolithisch anmutende CPU-Chiplets biete UCIe über Standard-Substrat ausreichend Bandbreite bei geringeren Kosten und Komplexität – doch die Optik ist heikel.

Intel bittet den Markt im Grunde, EMIB für Googles 3-Millionen-TPU-Volumen zu vertrauen, während das eigene Spitzenprodukt-Team eine andere Verbindungsnorm wählte. Wie SemiAnalysis es formulierte: „Intels ‚beste‘ Packaging-Technik – für alle außer Intel“ .

Hinweis: Die Design-Details zu Diamond Rapids stammen aus Branchenanalystenberichten und LinkedIn-Posts von SemiAnalysis, die glaubwürdig, aber keine offiziellen Intel-Bestätigungen sind .

Fazit

Googles EMIB-T-Wette ist ein Vertrauensbeweis in Intels Packaging zu einem Zeitpunkt, an dem CoWoS-Kapazitäten stranguliert sind. Für sehr große Die-Größen (~10x Reticle) bietet EMIB-T echte Kosten- und Skalierungsvorteile. Doch Intel steht vor einer steilen Ausbeute-Steigerung (90 % → 98 %+) und einem Millionen-Stück-Hochlauf mit einer Technik, die in diesem Maßstab noch nie gelaufen ist. Der Widerspruch, dass Diamond Rapids EMIB fallen lässt, unterstreicht, wie Intel die Technologie für externe Kunden bewirbt, während das eigene Volumenprodukt auf einen anderen Standard migriert.