IBMs 0,7-nm-NanoStack-Chip: Die erste Sub-1-Nanometer-Halbleitertechnologie

Am 25. Juni 2026 hat IBM eine weltweit als erste bezeichnetes Sub-1-Nanometer (nm)-Halbleitertechnologie vorgestellt – einen 0,7 nm (7 Ångström)-Prozessknoten, der auf einer grundlegend neuen Transistorarchitektur namens „NanoStack“ basiert. Die Ankündigung ist ein bedeutender Meilenstein im Wettlauf um die Überwindung traditioneller Skalierungsgrenzen, wird aber von wichtigen Einschränkungen hinsichtlich Produktionszeitplänen und kommerzieller Reife begleitet .

Zentrale Spezifikationen

Knotengröße: 0,7 nm (7 Ångström / 7A) – Damit ist es die erste öffentlich bekannt gegebene Halbleitertechnologie unterhalb von 1 nm .

Transistordichte: Knapp 100 Milliarden Transistoren auf einem Chip etwa in der Größe eines Fingernagels. Das ist etwa die doppelte Dichte von IBMs 2-nm-Knoten, den das Unternehmen 2021 vorgestellt hatte .

Prognostizierte Leistungs- und Effizienzsteigerungen: IBM gibt an, dass das neue Design im Vergleich zur 2-nm-Architektur bis zu 50 % höhere Leistung oder bis zu 70 % mehr Energieeffizienz liefern kann. Es handelt sich um Forschungswerte, nicht um Messungen von Serienprodukten .

SRAM-Skalierung: 40 % Verbesserung der On-Chip-Speicherdichte. IBM bezeichnet dies als den größten Speicherfortschritt der Branche seit über einem Jahrzehnt. Die Ergebnisse wurden auf dem 2026 Symposium on VLSI Technology veröffentlicht .

Architektur: Wie NanoStack funktioniert

NanoStack ist eine 3D-vertikale Transistorarchitektur. Statt Transistoren weiter auf einer flachen Ebene zu verkleinern (wie bei FinFET- und herkömmlichen Nanosheet-Designs), stapelt IBM Nanosheet-Transistoren mithilfe von Wafer-Bonden vertikal in drei Dimensionen .

Die Architektur fungiert als eine Art komplementärer FET (CFET). Konkret stapelt sie n-Typ- und p-Typ-Transistoren übereinander statt nebeneinander, was erheblich Chipfläche spart und die Wege verkürzt, die elektrische Signale zwischen ihnen zurücklegen müssen . IBM hat NanoStack als „universelles Framework“ für die Anordnung von Transistoren beschrieben . Das Unternehmen hat einen funktionierenden Prototyp-Chip auf dem 0,7-nm-Knoten demonstriert – die erste öffentliche Vorführung funktionierender Sub-1-nm-CMOS-Logik .

Kommerzialisierung und Geschäftsmodell

IBM stellt klar, dass sich die Technologie noch im Forschungsstadium befindet. Das Unternehmen rechnet mit einer kommerziellen Produktion durch seine Partner in etwa fünf Jahren . IBM betreibt keine eigenen Chipfabriken. Es wird das NanoStack-Design an Fertigungspartner und Foundries lizenzieren – ein Modell, das seiner historischen Vorgehensweise bei der Kommerzialisierung von Halbleiterdurchbrüchen entspricht . Das Unternehmen hat zudem eine langfristige Roadmap in Richtung 0,1 nm (1 Ångström)-Knoten skizziert .

Positionierung in der Branche und KI-Auswirkungen

IBM positioniert den 0,7-nm-Knoten als die erste öffentlich bekannt gegebene Sub-1-nm-Technologie und läutet damit nach eigener Aussage die „Ångström-Ära“ der Chipfertigung ein . Das Unternehmen schätzt, dass KI-Beschleuniger auf Basis von 7A-Chips theoretisch etwa 7.000 TOPS (Billionen Operationen pro Sekunde) erreichen könnten, verglichen mit etwa 1.500 TOPS auf aktuellen Spitzenknoten – eine etwa 4,7-fache Verbesserung . IBMs Ankündigung wird weithin als Positionierung des Unternehmens im Wettlauf mit den Foundry-Führern TSMC, Samsung und Intel um Ångström-skalige Knoten gesehen .

Wichtige Einschränkungen

Alle Leistungs- und Effizienzzahlen sind IBMs eigene Prognosen, die auf einem Forschungsprozess basieren, nicht auf ausgelieferten Produkten. Der Fünfjahreszeitplan für die Kommerzialisierung und die Abhängigkeit von Lizenzpartnern sind entscheidende Einschränkungen. Wie Huiming Bu, IBMs VP für globale Halbleiter-F&E, bei der Ankündigung erklärte: „Nanostack ist nicht eine einzelne Innovation. Es ist eine Geräteplattform, die das zukünftige Scaling für weitere zehn Jahre ermöglichen kann. Wir machen sie für die Fertigung bereit.“