AntwortenVeröffentlicht16 Quellen
Huawei Kirin 2026: Das steckt hinter LogicFolding und 3D-Chip-Stacking
Huawei zufolge erhöht das zweilagige LogicFolding Design des Kirin 2026 die effektive Transistordichte gegenüber dem Kirin 9030 Pro um rund 55 % und senkt den Stromverbrauch bei gleicher Leistung um 41 %. Dafür werden ausgewählte Digital , Analog und Speicherbereiche auf zwei aktive Siliziumebenen verteilt und über...
Veröffentlicht vonBearbeitet mit GPT-5.6 TerraBilder erstellt mit GPT Image 2
Forschungsantwort
Wichtige Erkenntnisse
- Huawei zufolge erhöht das zweilagige LogicFolding Design des Kirin 2026 die effektive Transistordichte gegenüber dem Kirin 9030 Pro um rund 55 % und senkt den Stromverbrauch bei gleicher Leistung um 41 %.
- Dafür werden ausgewählte Digital , Analog und Speicherbereiche auf zwei aktive Siliziumebenen verteilt und über besonders dichte Hybrid Bonds verbunden.
- Besonders stark könnte der Ansatz bei parallel arbeitenden und kommunikationsintensiven Blöcken wie NPU und GPU wirken.
KI-Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: How does Huawei’s upcoming Kirin 2026 mobile processor use its 3D-stacked LogicFolding architecture and hybrid bonding to raise transistor d. Article summary: Huawei’s proposal is a packaging-and-physical-design strategy, not evidence that it has matched a leading-edge lithography node. LogicFolding moves selected logic and registers from a planar layout into two face-to-face . Topic tags: general, general web, user generated, government, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermar
Huawei versucht mit LogicFolding, mehr Leistung und Energieeffizienz aus dem physikalischen Chipdesign und der 3D-Integration herauszuholen – statt Transistoren allein mit einer neueren Fertigungstechnologie weiter zu verkleinern. Beim geplanten Mobilprozessor Kirin 2026 sollen Schaltungen auf zwei aktive Siliziumebenen verteilt und per Face-to-Face-Hybrid-Bonding verbunden werden. Das Prinzip: Häufig miteinander kommunizierende Funktionsblöcke rücken näher zusammen, sodass Signale kürzere Wege zurücklegen müssen. 2
3
Die genannten Werte sind ausdrücklich Huawei-Angaben, die auf der eigenen Methodik und einem Vergleich mit dem Kirin 9030 Pro beruhen. Sie belegen weder einen gleichwertigen neuen Fertigungsnode noch identische Vorteile in jeder Anwendung. 2
3
Was sich durch LogicFolding verändert
Bei einem herkömmlichen, planaren Chip liegt die Logik im Wesentlichen auf einer Siliziumebene. Je größer und komplexer ein Design wird, desto längere Metallleitungen müssen Daten- und Taktsignale teilweise durchqueren. LogicFolding verteilt dagegen digitale, analoge und Speicher-Schaltungen auf vertikal gestapelte aktive Ebenen. Dichte Hybrid-Bonds bilden die Verbindungen zwischen diesen Ebenen. 2
3
Berichte zu Huaweis Tau-Scaling-Material nennen für den Kirin 2026 einen Hybrid-Bond-Abstand von rund 1,5 Mikrometern sowie etwa 50 Millionen vertikale Verbindungen. Nach Huaweis Messweise steigt die Transistordichte gegenüber dem Kirin 9030 Pro bei gleichem Fertigungsnode von 155 auf 238 MTr/mm² – ein Plus von rund 53,5 bis 55 %. 3
5
Entscheidend ist die Einordnung: Es geht um effektive Transistordichte. Der Gewinn entsteht durch eine andere Anordnung und Verbindung der Schaltungsteile, nicht zwingend dadurch, dass jeder einzelne Transistor physisch kleiner wird.
Weshalb kürzere Leitungen Strom und Zeit sparen können
Lange Metallleitungen bringen elektrischen Widerstand und Kapazität mit. Signale benötigen auf ihnen Zeit; zudem wird bei jedem Schaltvorgang Energie benötigt, um die Leitungskapazität auf- und wieder zu entladen.
Indem eng gekoppelte Logik auf gegenüberliegenden Ebenen platziert wird, will Huawei ausgewählte lange horizontale Wege durch deutlich kürzere vertikale Sprünge ersetzen. Das kann grundsätzlich:
- Verzögerungen auf kritischen Signalpfaden senken,
- Taktverteilungswege verkürzen,
- den Bedarf an Signalverstärkern und Taktpuffern reduzieren,
- die Kapazität der Verbindungen verringern und
- zusätzliche Zeitreserven schaffen oder bei ähnlicher Leistung niedrigere Spannungen ermöglichen.
Das ist der Kern von Huaweis Konzept des Tau-(τ)-Scalings: Technologischer Fortschritt soll nicht nur an Transistorabmessungen gemessen werden, sondern auch daran, wie schnell Signale eine Schaltung und ein System durchlaufen. Huawei beschreibt LogicFolding ausdrücklich als Methode, Signallaufzeiten zu komprimieren und gleichzeitig Dichte sowie Energieeffizienz zu steigern.
Warum Huawei den Datenverkehr im Chip in den Mittelpunkt stellt
Huawei behauptet nicht, das Schalten von Transistoren koste keine Energie. Das Argument lautet vielmehr: In großen modernen Prozessoren kann das Verschieben von Daten und die Verteilung des Takts einen erheblichen Anteil der dynamischen Leistungsaufnahme ausmachen. Jede lange Metallverbindung und jeder zusätzliche Puffer, der ein Signal über diese Strecke treibt, verursacht weitere Schaltvorgänge.
Damit wird räumliche Nähe wichtig. Liegen ein Daten erzeugender Block und der nachfolgende Verbraucher näher beieinander, muss der Chip weniger Zeit und Energie für den Transport der Signale aufwenden. LogicFolding ist somit ebenso eine Strategie für bessere Lokalität wie eine Form der 3D-Integration. 2
Die von Huawei genannten Vorteile beim Kirin 2026
Im Vergleich zum Kirin 9030 Pro formuliert Huawei eine Iso-Performance-Angabe: Bei vergleichbarer Leistung soll der gesamte Stromverbrauch um 41 % sinken, während die gemessene Transistordichte um etwa 55 % steigt. Unter den genannten Betriebsbedingungen wird zudem eine um 5,6 % niedrigere Leistungsdichte angegeben. 4
7
Für stark parallelisierte Teilbereiche nennt Huawei noch größere Einsparungen: 66 % weniger NPU-Leistungsaufnahme, 58 % weniger GPU-Leistungsaufnahme und 41 % weniger Leistungsaufnahme bei großen CPU-Kernen gegenüber dem vorherigen planaren Design unter den jeweils angeführten Vergleichsbedingungen. 1
Das Muster ist architektonisch plausibel: NPU- und GPU-Designs bestehen oft aus vielen regelmäßigen, kommunikationsintensiven Einheiten. Dort gibt es mehr Möglichkeiten, Erzeuger, Verbraucher und lokale Speicher über zwei Ebenen eng zusammenzulegen. Eine CPU kann ebenfalls von kürzeren Wegen profitieren, unterliegt aber stärkeren Abhängigkeiten.
Warum serielle CPU-Aufgaben schwerer profitieren
Eine CPU verarbeitet häufig serielle Befehlsfolgen: Das Ergebnis einer Operation wird für die nächste benötigt. Solche Abhängigkeitsketten begrenzen, wie frei sich eine Aufgabe über physische Chipbereiche verteilen lässt.
3D-Platzierung kann zwar Leitungs- und Taktkosten senken, die grundsätzliche Wartezeit auf abhängige Ergebnisse aber nicht aufheben. Das erklärt, weshalb Huaweis angegebene Einsparung bei CPU-Kernen geringer ausfällt als die Werte für NPU und GPU. 1
Die schwierige Seite des 3D-Stackings: Wärme, Ausbeute und Kosten
Aktive Logikschichten übereinanderzustapeln, bringt erhebliche Umsetzungsprobleme mit sich. Wärme muss aus dicht gepackten aktiven Ebenen abgeführt werden. Stromversorgung, Tests, Reparatur und Fehlersuche werden komplexer. Außerdem können die präzise Ausrichtung der Wafer und Fehler beim Bonden die Fertigungsausbeute beeinträchtigen; ein mehrlagiges Design kann Produktions- und Packaging-Kosten erhöhen.
Das ist entscheidend, denn der Nutzen einer 3D-Integration zeigt sich erst dann wirklich, wenn sie zuverlässig und in großen Stückzahlen gefertigt werden kann. Reuters ordnete Huaweis breiteren Ansatz als möglichen Weg ein, einige durch Sanktionen entstandene Einschränkungen zu umgehen, betonte aber zugleich, dass ein tatsächlicher Durchbruch noch nicht abschließend belegt sei.
Huaweis Ausblick auf den Kirin 2027
Die nächste Roadmap-Stufe ist ambitionierter: Für den Kirin 2027 beschreibt Huawei einen Hybrid-Bond-Abstand von 1 µm und mehr als 100 Millionen vertikale Verbindungen. Genannt werden außerdem ein Ziel von 47 % weniger Leistungsaufnahme bei gleicher Leistung sowie langfristig ein Top-Metal-Pitch von 720 nm bei weiterhin mehr als 100 Millionen vertikalen Links. Das sind Zukunftsziele, keine unabhängig bestätigten Ergebnisse eines ausgelieferten Produkts. 1
5
Ein kleinerer Bond-Abstand könnte vertikale Verbindungen für einen größeren Teil der Chiplogik nutzbar machen. Zugleich steigen jedoch die Anforderungen an Ausrichtung, Defektkontrolle, Entwurfswerkzeuge, Thermomanagement und Testverfahren.
Bedeutung angesichts von Exportbeschränkungen
LogicFolding ist strategisch attraktiv, weil der Ansatz Verbesserungen anstrebt, ohne ausschließlich vom Zugang zu modernsten Lithografieanlagen abhängig zu sein. Fertigungsbeschränkungen verschwinden dadurch aber nicht. US-Exportkontrollen betreffen weiterhin Kategorien von Chips, Anlagen und verwandten Technologien, die für die Produktion fortschrittlicher Halbleiter in China relevant sind.
Huaweis 3D-Ansatz ist deshalb als ergänzender Skalierungspfad zu verstehen: Er kann aus einer gegebenen Prozesstechnologie mehr herausholen, verlangt aber weiterhin hochentwickelte Bonding-, Messtechnik-, Designautomatisierungs- und Fertigungskapazitäten.
Fazit
Mit dem Kirin 2026 verlagert Huawei den Blick beim Chip-Scaling auf kürzere Signalwege. Zwei per Hybrid-Bonding verbundene aktive Ebenen könnten die Platzierungsdichte erhöhen und Verzögerungen sowie Energieverluste durch lange Verbindungen senken – vor allem bei parallelen, datenbewegungsintensiven Bereichen wie NPUs und GPUs.
Die Schlagzeilenwerte – rund 55 % höhere effektive Transistordichte und 41 % weniger Stromverbrauch bei vergleichbarer Leistung – bleiben jedoch von Huawei berichtete Angaben. Entscheidend wird sein, ob die Architektur die versprochene Effizienz bei Wärmeentwicklung, Ausbeute und Kosten auch in mobilen Prozessoren für die Serienproduktion erreicht. 2
3
7
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Die Leute fragen auch
Wie lautet die kurze Antwort auf „Huawei Kirin 2026: Das steckt hinter LogicFolding und 3D-Chip-Stacking“?
Huawei zufolge erhöht das zweilagige LogicFolding Design des Kirin 2026 die effektive Transistordichte gegenüber dem Kirin 9030 Pro um rund 55 % und senkt den Stromverbrauch bei gleicher Leistung um 41 %.
Was sind die wichtigsten Punkte, die zuerst validiert werden müssen?
Huawei zufolge erhöht das zweilagige LogicFolding Design des Kirin 2026 die effektive Transistordichte gegenüber dem Kirin 9030 Pro um rund 55 % und senkt den Stromverbrauch bei gleicher Leistung um 41 %. Dafür werden ausgewählte Digital , Analog und Speicherbereiche auf zwei aktive Siliziumebenen verteilt und über besonders dichte Hybrid Bonds verbunden.
Was soll ich als nächstes in der Praxis tun?
Besonders stark könnte der Ansatz bei parallel arbeitenden und kommunikationsintensiven Blöcken wie NPU und GPU wirken.
Quellen
windowsforum.comHuawei LogicFolding Targets 1.4nm Density, Not a 1.4nm Node
trendforce.com[News] Huawei Expands Tau Scaling Law V2 Paper, Highlighting LogicFolding Path to Ascend AI Chips in 2030
technetbooks.comHuawei Kirin 2026 Silicon Development Features ...
nationpress.comHuawei Kirin 2026 chip boosts transistor density 55% via ...