Huaweis Tau Scaling Law verlagert den Fokus von der reinen Transistorverkleinerung auf die Zeit, die Signale und Daten im Chip und System benötigen. LogicFolding soll Logik dreidimensional anordnen, kritische Leitungswege verkürzen und damit Verzögerungen reduzieren.
Forschungsantwort

Create a landscape editorial hero image for this Studio Global article: How is Huawei using “Tau Law” (also called He Law)—a time-domain optimization approach aligning devices, circuits, chips, and systems across. Article summary: Huawei is using Tau (τ) Scaling Law—sometimes informally called “He’s Law,” after semiconductor chief He Tingbo—as a design-and-system scaling strategy rather than a literal substitute for transistor miniaturization. Its. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
Huawei stellt das Tau (τ) Scaling Law als einen anderen Weg für Fortschritte bei Halbleitern vor: Entscheidend soll nicht ausschließlich sein, wie klein ein Transistor gefertigt werden kann, sondern wie schnell sich Signale und Daten durch Schaltungen und Rechensysteme bewegen. Für Huawei ist das strategisch relevant, weil das Unternehmen unter Beschränkungen beim Zugang zu modernster Lithografie nach Leistungsgewinnen durch Architektur, Verbindungen und Systemintegration sucht. 7
18
Die klassische Chip-Skalierung zielt auf immer kleinere Strukturgrößen und mehr Transistoren pro Fläche. Huawei argumentiert, dass mit Abmessungen nahe der atomaren Ebene die Verzögerungen in Leitungen und beim Datentransport zunehmend zum Engpass werden. Das Tau Law setzt deshalb auf Zeit- statt Geometrie-Skalierung: Verzögerungen bei der Signalübertragung und Ausführungszeiten sollen auf Ebene von Bauelementen, Schaltungen, Chips und Gesamtsystemen systematisch sinken. 7
18
Das bedeutet nicht, dass kleinere Transistoren nach Huaweis Darstellung wertlos würden. Die engere Aussage lautet: Leistung, Energieeffizienz und Dichte könnten auch durch eine bessere Organisation von Logik, Verdrahtung und Systemintegration steigen. Damit würde die absolute Abhängigkeit von der jeweils modernsten Lithografiegeneration geringer. 7
17
LogicFolding ist die von Huawei mit dem Tau Law verknüpfte Architektur. Nach Unternehmensangaben und Medienberichten soll sie Logik dreidimensional anordnen, sodass Blöcke mit häufigem Datenaustausch enger zusammenliegen. Lange horizontale Verdrahtungswege könnten dadurch kürzer werden; Verzögerungen auf kritischen Signalpfaden sollen sinken. 4
7
9
Huaweis angekündigte Roadmap sieht für 2026 einen Chip mit zwei Ebenen vor; bis 2031 soll ein Design mit drei Ebenen folgen. Damit verbindet Huawei das Ziel von rund 55 % höherer Transistordichte und einer Dichte, die einem „1,4-nm“-Prozess entsprechen soll. 3
4
5
Wichtig ist dabei das Wort „äquivalent“: Gemeint ist eine durch 3D-Architektur und fortschrittliche Integration erreichte Dichte – nicht die Behauptung, Huawei fertige Transistoren tatsächlich in einem 1,4-nm-Ätzprozess. Zudem ist dies ein Ziel für 2031 und keine heute unabhängig bestätigte Serienfertigungsfähigkeit. 5
13
Huawei präsentierte Tau Law und LogicFolding im Mai 2026 auf dem IEEE International Symposium on Circuits and Systems in Shanghai. In der eigenen Mitteilung beschreibt das Unternehmen den Ansatz als Methode, Signalverzögerungen zu komprimieren und die Transistordichte schrittweise zu erhöhen. 7
Huawei erklärte außerdem, innerhalb von sechs Jahren 381 Chips auf Grundlage dieses breiteren Ansatzes entwickelt und in Serie produziert zu haben. Das ist ein Hinweis darauf, dass Tau Law nicht nur als theoretisches Konzept vermarktet wird. Öffentliche, unabhängige Nachweise fehlen jedoch bislang: Es gibt keine detaillierte Liste dieser Chips, keine Ausbeutedaten und keine vergleichbaren Messungen der Leistung pro Watt, welche den Effekt der Methode isoliert belegen würden. 12
Für Kirin-Prozessoren berichten Quellen über einen geplanten ersten LogicFolding-Chip mit zwei Ebenen im Jahr 2026. Eine spätere Roadmap erweitert den Ansatz auf künftige Ascend-KI-Beschleuniger. Das sind relevante Umsetzungssignale, bleiben aber Unternehmensankündigungen und Produktpläne, solange Daten zu fertigen Produkten fehlen. 4
5
19
3D-Integration kann Kommunikationswege theoretisch deutlich verkürzen. Sie beseitigt aber nicht die Schwierigkeiten der Produktion. Unabhängige Berichte verweisen insbesondere auf Herausforderungen bei Wärmeabfuhr, EDA-Werkzeugen – also Software für den Chipentwurf – und Fertigungsausbeute. Hinzu kommen robuste vertikale Verbindungen, Testverfahren, Reparierbarkeit und wirtschaftliche Packaging-Kosten. 2
5
Ein „äquivalenter Node“ allein wäre daher kein aussagekräftiger Erfolgsbeleg. Stärker wären unabhängig überprüfbare Ergebnisse aus Serienprodukten, etwa:
Tau Law passt zu Huaweis Versuch, technologisch voranzukommen, ohne ausschließlich auf Zugang zu den fortschrittlichsten Lithografiewerkzeugen angewiesen zu sein. Reuters beschrieb die Initiative als Suche nach einem alternativen Entwicklungspfad jenseits der fortlaufenden Transistorverkleinerung. 17
18
Gründer Ren Zhengfei hat den Ansatz als entscheidend für das Überleben und den Ausweg des Unternehmens aus den Einschränkungen bezeichnet. Das unterstreicht das strategische Gewicht, das Huawei ihm beimisst. Eine technische Überlegenheit im großen Maßstab ist damit jedoch noch nicht unabhängig belegt. 21
Berichte über starke Verkäufe der Mate-80-Serie – mit Schätzungen von mehr als 8 Millionen Geräten Ende Juli 2026 – weisen auf Nachfrage nach Huaweis Premium-Ökosystem hin. Diese Zahlen stammen allerdings aus Marktbeobachtungen und nicht aus geprüften Unternehmensangaben; für sich genommen belegen sie auch nicht die technische Wirksamkeit des Tau Law.
Die Grundidee ist als Entwicklungsrichtung plausibel: Wenn der Transport von Daten zum limitierenden Faktor wird, kann eine Verringerung der Verzögerungen über mehrere Systemebenen hinweg echten Nutzen bringen. Ob LogicFolding daraus gegenüber den führenden Fertigungsknoten großer Foundries einen serientauglichen und wirtschaftlich tragfähigen Vorteil macht, bleibt die offene Frage.
Studio Global AI
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Huaweis Tau Scaling Law verlagert den Fokus von der reinen Transistorverkleinerung auf die Zeit, die Signale und Daten im Chip und System benötigen.
Huaweis Tau Scaling Law verlagert den Fokus von der reinen Transistorverkleinerung auf die Zeit, die Signale und Daten im Chip und System benötigen. LogicFolding soll Logik dreidimensional anordnen, kritische Leitungswege verkürzen und damit Verzögerungen reduzieren.
Das Ziel von 1,4 nm „äquivalenter“ Transistordichte bis 2031 beschreibt keine reale 1,4 nm Fertigung, sondern einen Dichtewert durch 3D Integration.