TSMC baut für die KI-Ära – und braucht dafür weit mehr als kleinere Transistoren

Der neue Maßstab für Chipkapazität

Künstliche Intelligenz verändert, was in der Halbleiterbranche überhaupt als „Kapazität“ gilt. TSMC benötigt zwar weiterhin mehr Waferproduktion für modernste Fertigungsprozesse. Die jüngsten Signale des taiwanischen Auftragsfertigers zeigen jedoch auf ein umfassenderes Problem: Es geht darum, komplette KI-Systeme aus Logik, fortschrittlicher Chipverpackung, Speicher, Hochgeschwindigkeitsverbindungen, Stromversorgung und Kühlung herzustellen.

TSMC hat seinen geschätzten quartalsweisen Bedarf an Fertigungsanlagen deshalb auf etwa das 1,9-Fache seiner Prognose vom Dezember angehoben. 17 Der geplante Kapitaleinsatz von 52 bis 56 Milliarden US-Dollar im Jahr 2026 – nach 40,9 Milliarden US-Dollar 2025 und 28,9 Milliarden US-Dollar 2024 – deutet darauf hin, dass das Unternehmen nicht nur kurzfristig an der Auslastung bestehender Fabriken arbeitet. 1819

Die entscheidende Frage lautet damit nicht mehr allein: Wer fertigt den kleinsten Transistor? Ebenso wichtig ist: Wer kann daraus verlässlich ein einsatzbereites KI-System machen?

Anlagenbestellungen werden zum Signal für die KI-Nachfrage

Für TSMC sind Bestellungen von Fertigungsanlagen inzwischen ein direkter Hinweis darauf, wie schnell KI-Kunden ihre Produktion ausweiten wollen. Das Unternehmen hat seine Schätzung für die vierteljährlichen Käufe auf ungefähr das 1,9-Fache der früheren Planung erhöht, während es zusätzliche Kapazitäten für die KI-Nachfrage aufbaut. 17

Dabei muss nicht jede neue Maschine dem jeweils modernsten verfügbaren Modell entsprechen. TSMC versucht, mehr Ausbeute aus bereits installierten Anlagen zu holen – darunter EUV-Lithografiesysteme mit niedriger numerischer Apertur, sogenannte Low-NA-EUV-Systeme. Den Einsatz der deutlich teureren High-NA-EUV-Anlagen von ASML will das Unternehmen vorerst zurückstellen.

Das ist strategisch bedeutsam: TSMC kombiniert Prozessverbesserungen und eine höhere Auslastung mit einer deutlich größeren Gesamtbasis an Anlagen. Effizienz kann vorhandene Kapazität verlängern. Sie ersetzt aber nicht den Bedarf an zusätzlichen Fabriken, Packaging-Linien und Produktionsmaschinen, wenn die Nachfrage weiter steigt.

Die Investitionen sind auf einen langfristigen Ausbau ausgerichtet

TSMCs Investitionsziel von 52 bis 56 Milliarden US-Dollar für 2026 liegt deutlich über den Ausgaben von 40,9 Milliarden US-Dollar im Jahr 2025 und 28,9 Milliarden US-Dollar im Jahr 2024. 1819 Reuters zufolge erwartete das Unternehmen, am oberen Ende dieser Spanne zu landen, solange die KI-Nachfrage stark bleibt. 19

Die Größenordnung spricht für einen langfristigen Kapazitätsausbau und nicht für einen gewöhnlichen zyklischen Aufschwung der Chipbranche. TSMC hat zudem erklärt, dass die Ausgaben in den Folgejahren deutlich steigen könnten, wenn sich die Nachfrage nach KI-Infrastruktur weiterentwickelt.

Davon profitieren auch Hersteller von Halbleiterausrüstung. ASML, der weltweit einzige Anbieter von EUV-Lithografiesystemen, will seine Produktionskapazität sowohl 2027 als auch 2028 um 30 Prozent erhöhen, um die starke Kundennachfrage nach Anlagen für moderne KI-Chips zu bedienen.

Der Effekt ist allerdings nicht für alle Produktgruppen gleich. TSMC will die nutzbare Leistung bestehender Low-NA-EUV-Systeme verlängern und die Einführung von High-NA-EUV zunächst verschieben. Dadurch könnte der unmittelbare Beitrag der neuesten und teuersten ASML-Maschinen begrenzt bleiben – auch wenn TSMCs insgesamt steigender Anlagenbedarf den breiteren Ausrüstungszyklus stützt.

Inferenz verändert die Struktur der Nachfrage

Die erste Phase des KI-Booms konzentrierte sich stark auf das Training großer Modelle. Die nächste Phase hängt davon ab, diese Modelle in großem Maßstab einzusetzen und fortlaufend Antworten, Vorhersagen und Aktionen zu erzeugen.

Ein TSMC-Manager bezeichnete diesen Übergang als die „echte Industrialisierung“ der KI. Das weltweite Volumen von Inferenz-Tokens ist Berichten über die Markteinschätzung des Unternehmens zufolge seit 2022 um fast das 500-Fache gestiegen. 2 Auch andere Analysen sehen in der Inferenz eine zunehmend wichtige Triebkraft für Rechenzentrums- und Rechenkapazitäten. 510

Bei der Inferenz werden bereits trainierte Modelle für konkrete Anfragen eingesetzt. Anders als beim gelegentlichen Training müssen Anbieter dabei dauerhaft laufende Workloads in Rechenzentren bewältigen. Das erhöht den Druck auf Rechenleistung, Speicher, Netzwerke, Verbindungen, Stromversorgung und Kühlung – nicht nur auf die Transistordichte des Prozessors. 5

Für TSMC hat das eine strategische Konsequenz: Ein Auftragsfertiger, der Kunden beim Aufbau eines leistungsfähigen Gesamtsystems unterstützt, kann wertvoller sein als ein Anbieter, der lediglich Wafer nach einer festgelegten Spezifikation liefert.

Advanced Packaging wird so wichtig wie der Fertigungsprozess

KI-Beschleuniger bestehen immer häufiger aus mehreren Dies statt aus einem einzigen großen, monolithischen Chip. TSMC reagiert darauf mit seiner 3DFabric-Plattform und fortschrittlichen Packaging-Technologien. Sie sollen Logik, Speicher und weitere Komponenten in größeren und leistungsfähigeren Gehäusen zusammenführen.

Die Technologie-Roadmap des Unternehmens zielt auf Packages mit mehr als einer Billion Transistoren bis 2030. 14 Damit wird die heterogene Integration zum entscheidenden Leistungsfaktor: Unterschiedliche Dies können jeweils für bestimmte Aufgaben optimiert und anschließend in einem gemeinsamen Package kombiniert werden.

Das erklärt auch, warum die Verpackungskapazität neben der Waferproduktion zu einem möglichen Engpass wird. Advanced Packaging entscheidet darüber, ob getrennt gefertigte Komponenten mit ausreichender Bandbreite, geringer Latenz, akzeptabler Energieeffizienz und hoher Ausbeute verbunden werden können. Ein moderner Wafer ist noch keine nutzbare KI-Kapazität, solange er nicht in ein funktionierendes System integriert wurde.

Optische Verbindungen sollen den Datentransport beschleunigen

Mit dem Wachstum von KI-Systemen wird auch der Datentransport zwischen Recheneinheiten, Speicher und Netzwerkkomponenten zu einer größeren technischen Herausforderung. TSMC arbeitet deshalb neben moderner Logik und Packaging an Technologien für Siliziumphotonik.

Die Plattform Compact Universal Photonic Engine, kurz COUPE, nutzt das SoIC-X-Stacking, um einen elektrischen Die auf einem photonischen Die zu platzieren. TSMC zufolge soll diese Architektur das durch KI ausgelöste Wachstum der Datenübertragung unterstützen, den Widerstand an der Schnittstelle zwischen den Dies verringern und im Vergleich zu herkömmlichen Ansätzen die Energieeffizienz verbessern. 12

Die Richtung ist klar: Ein Package wird zunehmend zu einem System aus elektrischen und optischen Verbindungen – und nicht mehr nur zu einer Hülle für einen Prozessor. Damit kann TSMC Silizium, Verpackung und optische Ein-/Ausgabe bei der Entwicklung immer stärker integrierter KI-Infrastruktur koordinieren.

Vom Auftragsfertiger zum Systempartner

TSMCs traditionelles Versprechen bestand darin, moderne Chips für Kunden, die sie selbst entwerfen, in großem Maßstab herzustellen. Die KI-Nachfrage erweitert diese Beziehung in Richtung gemeinsamer Entwicklung integrierter Systeme.

Heute verbindet die Technologiestrategie des Unternehmens moderne Fertigungsprozesse mit Advanced Packaging, der Integration von Speicher mit hoher Bandbreite und Photonik. Das bedeutet nicht, dass TSMC sämtliche Bestandteile eines KI-Rechenzentrums betreibt. Es bedeutet aber, dass die Fertigungsentscheidungen des Unternehmens zunehmend beeinflussen, wie das gesamte System entworfen und ausgeliefert wird.

TSMC wird dadurch strategisch stärker in die Wertschöpfung seiner Kunden eingebunden. Diese sind nicht nur auf den Zugang zu einem bestimmten Prozessknoten angewiesen, sondern auch auf Packaging-Kapazitäten, Integrationswissen und eine Lieferkette, die komplette KI-Komponenten bereitstellen kann. Das stärkt TSMCs Position, erhöht aber zugleich die Ausführungsrisiken – etwa bei Anlagen, Substraten, Speicher, Stromversorgung, Kühlung und dem Bau von Rechenzentren.

Die Lieferkette wird zu einem Kapazitätsstapel

Der Engpass bei KI-Halbleitern lässt sich nicht mehr sinnvoll als Mangel an einer einzigen Maschine oder an einem einzigen Prozessknoten beschreiben. Er besteht aus mehreren voneinander abhängigen Kapazitäten:

• Fertigung moderner Wafer;
• Lithografie-, Beschichtungs-, Ätz- und Messanlagen;
• Advanced Packaging und Montage;
• Speicher mit hoher Bandbreite und Substrate;
• elektrische und optische Verbindungen;
• Stromversorgung, Kühlung und Rechenzentrumsinfrastruktur.

TSMCs höherer Anlagenbedarf und die steigenden Investitionen zeigen, dass Waferkapazität weiterhin unverzichtbar ist. Die Roadmap für Packaging und Photonik macht aber deutlich, warum reine Waferproduktion nicht ausreicht. 1214 TSMCs Prognose, dass der weltweite Halbleitermarkt bis 2030 auf mehr als 1,5 Billionen US-Dollar wachsen könnte – maßgeblich getrieben von KI und Hochleistungsrechnen –, verdeutlicht die Größenordnung der erwarteten Nachfrage. 110

Die zentrale Schlussfolgerung lautet: KI verschiebt TSMC von einem Hersteller moderner Wafer hin zu einem Orchestrator der physischen Recheninfrastruktur. In der nächsten Phase wird nicht allein entscheidend sein, wer den kleinsten Transistor fertigt. Erfolgreich wird vor allem sein, wer daraus zuverlässige, vernetzte und tatsächlich einsetzbare KI-Kapazität machen kann.