Huawei behandelt die Rechenleistung zunehmend als Systemproblem: Entscheidend soll sein, wie schnell Daten zwischen Logik, Speicher und anderen Komponenten fließen. Das Tau Scaling Law verschiebt den Fokus von der geometrischen Verkleinerung von Transistoren auf zeitliche Faktoren wie Signalwege und Übertragungsverz...
Forschungsantwort

Create a landscape editorial hero image for this Studio Global article: How is Huawei pursuing an alternative path to advancing semiconductor and AI performance as transistor scaling nears its physical limits and. Article summary: Huawei’s alternative is to treat performance as a system problem rather than chiefly a lithography problem: reduce the time data takes to move among logic, memory and other components, then use tightly networked accelera. Topic tags: general, news, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
Über Jahrzehnte folgte die Halbleiterbranche im Wesentlichen einer einfachen Logik: Werden Transistoren kleiner, lassen sich mehr davon auf einer Chipfläche unterbringen – bei möglichst geringem Energieverbrauch. Diese Entwicklung ist eng mit dem sogenannten Moore’schen Gesetz verbunden.
Huawei will die nächste Leistungsstufe nun nicht ausschließlich über noch kleinere Strukturen erreichen. Der Konzern betrachtet Rechenleistung stärker als Systemaufgabe: Signale und Daten sollen schneller zwischen Rechenlogik, Speicher, verschiedenen Schaltungsteilen und kompletten Rechensystemen übertragen werden. Eng miteinander verbundene Beschleuniger-Cluster könnten so die Schwächen einzelner Chips teilweise kompensieren.
Das ist für Huawei besonders relevant, weil US-Sanktionen den Zugang zu modernster Halbleiterausrüstung erschweren – darunter auch zu fortgeschrittenen Lithografiesystemen des niederländischen Herstellers ASML.
Huaweis vorgeschlagenes Tau (τ) Scaling Law verlagert den Schwerpunkt der Optimierung. Die traditionelle Skalierung konzentriert sich vor allem auf die Geometrie: kleinere, dichtere und effizientere Transistoren. Tau Scaling soll dagegen die Zeitkonstanten eines Systems verbessern – also die Dauer, die Signale und Daten für ihren Weg durch Schaltungen, Chipgehäuse, Speicher und ganze Computersysteme benötigen.
Huawei beschreibt dies als einen Wechsel von „geometrischer“ zu zeitbasierter Skalierung. Je kürzer die Signalwege und je schneller die Datenübertragung, desto höher kann die praktische Leistung eines Systems ausfallen, selbst wenn die zugrunde liegende Fertigungstechnologie nicht an der Spitze des Marktes steht.
Das bedeutet allerdings nicht, dass die Miniaturisierung plötzlich bedeutungslos wäre. Fertigungsprozess, Energieeffizienz, Transistordichte und Ausbeute bleiben zentrale Faktoren. Tau Scaling wäre vielmehr ein zusätzlicher architektonischer Hebel.
Die wichtigste konkrete Technik hinter Huaweis Ansatz heißt LogicFolding. Dabei handelt es sich nach den vorliegenden Angaben um eine Schaltungs- und Designmethode, mit der mehr effektive Rechenlogik auf einer bestimmten Fläche untergebracht werden soll. Dazu werden Logik-, Analog- und Speicherbereiche enger miteinander angeordnet beziehungsweise stärker verschachtelt.
Der Ansatz soll die Verdrahtung im Chip verkürzen und die Datenwege effizienter machen, ohne ausschließlich auf einen kleineren Fertigungsknoten angewiesen zu sein. Huawei will im September den ersten Kirin-Smartphone-Chip vorstellen, der nach diesem Prinzip entwickelt wurde. Dieses Produkt wird damit zum praktischen Test für die neue Strategie.
Huawei hat außerdem eine Transistordichte auf dem Niveau eines 1,4-Nanometer-Prozesses bis 2031 in Aussicht gestellt. Für diese Aussage liegen bislang jedoch keine unabhängigen Leistungs- oder Benchmarkdaten vor.
Bei modernen KI-Anwendungen entscheidet nicht nur der einzelne Prozessor. Ausschlaggebend sind ebenso:
Huawei setzt deshalb auf eng vernetzte Cluster aus mehreren Beschleunigern. Auch wenn jeder einzelne Chip hinter Nvidias leistungsfähigsten Produkten zurückbleibt, könnte die gebündelte Rechenleistung für Training und Inferenz – also die Ausführung bereits trainierter Modelle – trotzdem ausreichen.
Der Preis dafür ist eine höhere Systemkomplexität. Langsamere Netzwerke, zu geringe Speicherbandbreite, ineffiziente Software oder aufwendige Kühlung können den Vorteil schnellerer Schaltungen wieder zunichtemachen. Der Engpass verschwindet also nicht unbedingt – er verlagert sich möglicherweise nur.
Der Huawei-Wissenschaftler Liao Heng beschrieb die KI-Wertschöpfungskette als eine „18-stöckige Pagode“. Das Bild soll verdeutlichen, dass KI-Leistung auf vielen voneinander abhängigen Ebenen beruht und nicht allein von einem führenden Grafikprozessor bestimmt wird.
Damit steht Huaweis Darstellung grob neben dem bekannten „Schichtkuchen“-Modell von Nvidia-Chef Jensen Huang. Dieses fasst die KI-Branche in fünf große Ebenen – unter anderem Energie, Chips, Infrastruktur beziehungsweise Systeme, Modelle und Software sowie Anwendungen. Huaweis Pagoden-Vergleich ist granularer und betont, dass die einzelnen Ebenen gemeinsam entwickelt werden müssen.
Die praktische Schlussfolgerung lautet: Ein KI-System ist nur so stark wie seine schwächste wichtige Schicht. Ein schneller Chip kann fehlenden Hochgeschwindigkeitsspeicher, unzureichende Verbindungen, schwache Designwerkzeuge, schlechte Compiler, geringe Fertigungsausbeute oder eine unvollständige Systemintegration nicht vollständig ausgleichen.
Die US-Exportkontrollen haben zugleich Raum für chinesische Anbieter geschaffen. Nach von Reuters ausgewerteten IDC-Daten lieferte Nvidia 2025 rund 2,2 Millionen KI-Beschleuniger nach China und kam damit auf 55 Prozent des chinesischen Marktes für KI-Beschleuniger-Server. Chinesische Anbieter zusammen erreichten etwa 41 Prozent; Huawei war dabei der größte heimische Anbieter.
Wichtig ist die Einordnung: Die 41 Prozent beziehen sich auf die chinesischen Anbieter insgesamt und nicht auf Huawei allein. Für Huaweis individuellen Marktanteil liefern die genannten IDC-Daten keine verlässlich vergleichbare Zahl. Andere Analystenschätzungen sehen Nvidias Anteil 2025 eher bei rund 40 Prozent. Die Abweichung zeigt, wie stark solche Angaben von Marktdefinition und Berechnungsmethode abhängen.
Huaweis Ansatz lautet daher nicht, dass kleinere Transistoren überflüssig geworden sind. Vielmehr versucht der Konzern, aus vorhandenen Fertigungsmöglichkeiten mehr Anwendungsleistung herauszuholen – durch Schaltungsarchitektur, kürzere Datenwege, bessere Speicheranbindung und vernetzte Systeme.
Das könnte unter Sanktionsbedingungen besonders wertvoll sein. Ob Tau Scaling und LogicFolding tatsächlich einen grundlegenden Durchbruch darstellen, ist jedoch noch offen. Fachleute bezweifeln teilweise, wie neu und folgenreich die Konzepte sind, und weisen darauf hin, dass dafür womöglich auch neue Designwerkzeuge erforderlich wären.
Der entscheidende Test steht deshalb noch aus: Nicht die Bezeichnung der Architektur, sondern unabhängige Messungen und einsatzfähige Gesamtsysteme werden zeigen, wie groß Huaweis Vorteil tatsächlich ist. Tau Scaling und LogicFolding können die übrige Innovationskette nicht ersetzen – sie funktionieren nur, wenn Chipdesign, Speicherfertigung, KI-Software und Systemtechnik gleichzeitig Fortschritte machen.
Studio Global AI
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Huawei behandelt die Rechenleistung zunehmend als Systemproblem: Entscheidend soll sein, wie schnell Daten zwischen Logik, Speicher und anderen Komponenten fließen.
Huawei behandelt die Rechenleistung zunehmend als Systemproblem: Entscheidend soll sein, wie schnell Daten zwischen Logik, Speicher und anderen Komponenten fließen. Das Tau Scaling Law verschiebt den Fokus von der geometrischen Verkleinerung von Transistoren auf zeitliche Faktoren wie Signalwege und Übertragungsverzögerungen.
LogicFolding soll mehr effektive Logik auf einer bestimmten Chipfläche unterbringen, ohne allein auf einen fortschrittlicheren Fertigungsprozess angewiesen zu sein.