Der virtuelle Chip-Designer: Cadence ChipStack erreicht Level-5-Autonomie

Level-5 verändert diese Beziehung grundlegend. Der Agent steuert nun eigenständig die gesamte Frontend-Pipeline: Er versteht Spezifikationen, generiert RTL-Code (Register-Transfer-Level), plant die Verifikation, führt formale Analysen und dynamische Simulationen durch, debuggt Fehler und führt das Design bis zur Fertigstellung – ganz ohne explizite, schrittweise Anweisungen . Er bewertet Zwischenergebnisse, legt seine nächsten Aktionen selbst fest und iteriert bis zur Lösung. Ingenieure wechseln damit von der Rolle des Schrittdirigenten zum Supervisor der Ergebnisse.

Paul Cunningham, Senior Vice President und General Manager bei Cadence, brachte den Wandel auf den Punkt: Es gehe um den „Wechsel von KI, die Ingenieure unterstützt, hin zu autonomen virtuellen Ingenieuren, die echte Design- und Verifikationsarbeit leisten können“ .

Die Leistungsdaten: 40-mal schnellere Validierung

Die Kernaussage ist eindeutig: Über 40-mal schnellere RTL-Validierungszyklen. Ein typischer, fünf Wochen dauernder Verifikationsschleifenprozess – die mühsame, iterative Arbeit, um die Korrektheit eines Designs zu beweisen – wird auf weniger als einen Tag komprimiert .

Jeder Ingenieur kann nun hunderte dynamische Simulationen über den Agenten orchestrieren, unter Nutzung von Cadences eigenen Werkzeugen Xcelium Logic Simulation und Jasper Formal Verification. Zur Einordnung: Cadence betonte, dass allein bei NVIDIA tausende Ingenieure jährlich Milliarden von Rechenstunden für Millionen von Tests aufwenden; ChipStack-Agenten sind darauf ausgelegt, diese Zyklen drastisch zu verkürzen .

Dies stellt eine deutliche Beschleunigung im Vergleich zur ursprünglichen Einführung im Februar 2026 dar, als Cadence mit bis zu 10-fachen Produktivitätsverbesserungen warb – Aufgaben, die Stunden dauerten, wurden in Minuten abgeschlossen . Die Ankündigung auf der Computex repräsentiert einen Sprung von assistierten KI-Workflows zu vollständiger Autonomie, dessen Implikationen weit über die reine Geschwindigkeit hinausgehen.

Die Partnerschaft mit NVIDIA als technisches Fundament

Zwei spezifische NVIDIA-Technologien bilden das Rückgrat des Level-5-Agenten :

• NVIDIA Nemotron-Modelle dienen als Basismodelle für die Denk-, Planungs- und Entscheidungsfähigkeiten des Agenten. Es handelt sich nicht um generische Large Language Models (LLMs, große Sprachmodelle), sondern um Modelle, die speziell auf die Anforderungen des Halbleiterdesigns und der Verifikation abgestimmt sind.
• NVIDIA OpenShell-Laufzeitumgebung bietet eine abgeschottete Ausführungsumgebung (Sandbox), die eines der schwierigsten Probleme bei agentischer KI löst: die Sicherheit. Sie setzt Governance-Richtlinien durch, schützt sensibles geistiges Eigentum durch Isolationskontrollen und verwaltet den Zugriff auf Werkzeuge, Infrastruktur und Designdaten. In einer Branche, in der eine einzige Design-Datei Milliarden-Investitionen in Forschung und Entwicklung repräsentieren kann, ist diese produktionsreife Sicherheit unverhandelbar .

Die Aktionen des Agenten sind zudem in Cadences eigenen, abnahme-genauen und physikbasierten Design- und Verifikations-Engines verankert, was eine Vertrauensebene schafft, die reine KI-Ansätze allein nicht liefern können.

Was der Agent eigenständig kann

Der Level-5 ChipStack-Agent bewältigt den gesamten Frontend-Prozess unabhängig :

• Spezifikationsverständnis – Übersetzung von Design-Anforderungen in umsetzbare Pläne.
• RTL-Generierung – Erstellung des Register-Transfer-Level-Codes, der die Hardware beschreibt.
• Verifikationsplanung – Bestimmung, was wie getestet werden muss.
• Formale Analyse – Mathematischer Nachweis von Design-Eigenschaften.
• Simulation – Skalierte Durchführung dynamischer Tests mit Xcelium- und Jasper-Werkzeugen.
• Debugging – Identifikation von Problemen und Ursachenanalyse ohne menschliches Eingreifen.
• Design-Konvergenz – Iteration, bis das Design alle vorgegebenen Ziele erreicht.

Entscheidend ist: Der Agent folgt nicht einfach einer vorab festgelegten Sequenz. Er bewertet während der Arbeit Zwischenergebnisse, entscheidet selbst über die nächsten Schritte und passt seinen Ansatz dynamisch an – das Kennzeichen echter Autonomie im Gegensatz zu einfacher Automatisierung.

Vom einzelnen Agenten zum Portfolio: Cadences rasante Expansion

Die Ankündigung auf der Computex kam nicht aus dem Nichts. Seit der Übernahme des Start-ups ChipStack im November 2025 hat Cadence mit ungewöhnlicher Geschwindigkeit agiert. Im Februar 2026 wurde ChipStack als einzelner, agentischer Workflow für Frontend-Design und Verifikation eingeführt . Bis zum CadenceLIVE Silicon Valley im April 2026 hatte das Unternehmen das Angebot bereits zu einem vollständigen Portfolio ausgebaut: ViraStack für analoges Design und Portierung, InnoStack für das digitale Backend-Design und die Abnahme sowie AgentStack als Orchestrierungs-Framework, das die domänenspezifischen Agenten koordiniert .

Level-5-Autonomie ist der Höhepunkt dieser schnellen Produkterweiterung und ein Signal, dass agentische KI nun das Kernstück von Cadences EDA-Strategie ist – und kein experimenteller Zusatz.

Verfügbarkeit: Wann Ingenieure Zugriff erhalten

Cadence erwartet, dass die Level-5-Fähigkeiten und das AgentStack-Orchestrierungs-Framework ausgewählten Kunden in der zweiten Jahreshälfte 2026 im Rahmen eines Early-Access-Programms zur Verfügung stehen werden . Ein Termin für die allgemeine Verfügbarkeit wurde noch nicht bekannt gegeben. Für Halbleiterteams, die die Wettbewerbslandschaft beobachten, tickt die Uhr: Die Kluft zwischen KI-gestütztem und KI-autonomem Design wird sich bald schließen.

Das große Ganze: Was dies für die Halbleiterindustrie bedeutet

Die Implikationen reichen weit über Cadences Produktlinie hinaus:

Demokratisierung des Chip-Designs. Level-5-Autonomie erlaubt es einem einzelnen Ingenieur, mehrere autonome Agenten gleichzeitig zu überwachen und so den Verifikationsdurchsatz ohne proportionales Kopfzahlwachstum zu skalieren. In einer Branche, die durch einen begrenzten Pool an Experten für Verifikation eingeschränkt ist, ist dies ein bedeutender Hebel.

Ein neues Paradigma: Der autonome virtuelle Ingenieur. Die Industrie überschreitet die Schwelle von der KI als Assistenten zur KI als autonomer Arbeitskraft. Wenn aus einer fünfwöchigen Verifikationsschleife ein Tag wird, ändert sich die Iterationskadenz fundamental – ambitioniertere Designs und eine schnellere Markteinführung für komplexe Siliziumchips werden möglich.

Ein Sicherheits-Bauplan für industrielle KI-Agenten. NVIDIA OpenShell liefert eine Vorlage für den Einsatz agentischer KI in sensiblen, hochsicheren IP-Umgebungen (IP = Intellectual Property, geistiges Eigentum). Die Kombination aus Richtlinien-Kontrollen, Isolation und verwaltetem Werkzeugzugriff könnte die Akzeptanz in der gesamten Halbleiterindustrie beschleunigen, in der Sicherheitsbedenken die KI-Integration historisch verlangsamt haben .

Die Wettbewerbsdynamik in der EDA. Cadences rasante Expansion von der Übernahme bis zur Level-5-Autonomie in etwa sieben Monaten signalisiert, dass agentische KI in der EDA-Werkzeuglandschaft zur Basisvoraussetzung wird. Wettbewerber und Kunden sehen sich einer neuen Realität gegenüber, in der die Design-Geschwindigkeit nicht mehr primär durch menschliche Bandbreite begrenzt wird.