AntwortenVeröffentlicht24 Quellen
Intel EMIB-T gegen TSMC CoWoS: Der mögliche zweite Lieferant für KI-Chip-Packaging
EMIB T ersetzt den paketweiten Silizium Interposer nicht durch „gar kein Silizium“, sondern durch kleine, lokal eingesetzte Silizium Brücken und ergänzt diese um TSVs für eine direktere vertikale Stromversorgung. TSMC hat die CoWoS Kapazität laut Schätzungen von rund 13.000 Waferstarts pro Monat Ende 2023 auf 120.00...
Veröffentlicht vonBearbeitet mit GPT-5.6 TerraBilder erstellt mit GPT Image 2
Forschungsantwort
Wichtige Erkenntnisse
- EMIB T ersetzt den paketweiten Silizium Interposer nicht durch „gar kein Silizium“, sondern durch kleine, lokal eingesetzte Silizium Brücken und ergänzt diese um TSVs für eine direktere vertikale Stromversorgung.
- TSMC hat die CoWoS Kapazität laut Schätzungen von rund 13.000 Waferstarts pro Monat Ende 2023 auf 120.000 bis 130.000 bis Ende 2026 ausgebaut.
- MediaTek ist der deutlichste öffentlich berichtete Fall einer parallelen CoWoS und EMIB T Strategie.
KI-Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: How is Intel positioning its EMIB-T advanced packaging technology as an alternative to TSMC’s capacity-constrained CoWoS platform for large. Article summary: Intel is positioning EMIB‑T as a second-source packaging option for very large AI accelerators: one that can attach logic and HBM without consuming a package-wide silicon interposer or scarce CoWoS capacity. It is a cred. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fak
Große KI-Beschleuniger werden längst nicht mehr allein durch modernste Logikfertigung begrenzt. Ein strategischer Engpass ist auch das Advanced Packaging: die Technologie, mit der Rechen-Dies und High Bandwidth Memory (HBM) in einem einzigen Package verbunden werden.
Intel bringt dafür EMIB-T als zusätzliche Architektur ins Spiel. Der Ansatz setzt Silizium nur dort ein, wo besonders dichte Verbindungen nötig sind, und ergänzt für HBM-lastige Designs einen direkteren Strompfad. 18
Entscheidend ist nicht allein die Technik, sondern die Lieferkette: EMIB-T kann Entwicklern eine weitere qualifizierbare Packaging-Route eröffnen, wenn CoWoS-Kontingente knapp sind. Als vollständiger Ersatz für TSMCs etabliertes CoWoS-Ökosystem ist die Technologie öffentlich bislang aber nicht validiert.
Der technische Unterschied: große Interposer gegen lokale Brücken
CoWoS: eine breite Verbindungsebene unter dem Package
Bei der klassischen Variante CoWoS-S sitzen Rechen-Dies und HBM-Stacks auf einem großen Silizium-Interposer. Dieser stellt über weite Teile des Packages eine hochdichte Verdrahtungsebene bereit – wichtig für die extrem breiten Datenverbindungen moderner KI-Beschleuniger. 4
Das ist eine erprobte Architektur für große HBM-Systeme. Allerdings steigt mit einem packageweiten Interposer auch der Siliziumeinsatz; zugleich hängt die Fertigung an einer spezialisierten Advanced-Packaging-Lieferkette.
CoWoS ist allerdings keine einheitliche, unveränderte Technologie. Bei CoWoS-L nutzt TSMC einen Redistribution-Layer-(RDL-)Interposer mit lokalen Silizium-Verbindungsbrücken, statt einen einzigen monolithischen Silizium-Interposer einzusetzen. Der Vergleich lautet daher nicht schlicht „Interposer oder kein Interposer“. 7
EMIB: Silizium-Brücken nur an den kritischen Stellen
Intels Embedded Multi-die Interconnect Bridge (EMIB) bettet kleine Silizium-Brücken in ein organisches Package-Substrat ein. Diese Brücken sorgen zwischen benachbarten Dies – etwa Logik und HBM – für kurze, hochdichte Verbindungen; weniger dichte Signale laufen über das Substrat. 18
22
Das Ziel: Kein großer Silizium-Interposer muss unter dem kompletten Package liegen. Intel zufolge können lokal eingebettete Brücken für die Integration von Logik mit Logik oder HBM kostengünstiger sein, weil sich der Brückentyp passend zur jeweils benötigten Verbindung wählen lässt. 18
EMIB-T: EMIB mit vertikaler Stromversorgung
EMIB-T erweitert die Brücke um Through-Silicon Vias (TSVs), also vertikale Durchkontaktierungen durch das Silizium. Intel begründet dies mit dem wachsenden Bedarf an vertikaler Stromversorgung bei HBM und möglichst geringem Gleich- und Wechselspannungsrauschen. 18
Vereinfacht gesagt: Standard-EMIB stellt vor allem dichte seitliche Verbindungen zwischen benachbarten Dies bereit. EMIB-T schafft zusätzlich einen direkteren vertikalen Weg für die Stromversorgung durch die Brücke. Das soll den elektrischen Anforderungen größerer Packages mit höherem Strombedarf entgegenkommen und Spannungseinbrüche gegenüber dem bisherigen Strompfad verringern. 18
27
Warum Intel jetzt eine Chance sieht
Der Ansatzpunkt ist die starke Konzentration bei den Kapazitäten. Schätzungen zufolge stieg TSMCs CoWoS-Kapazität von rund 13.000 Waferstarts pro Monat Ende 2023 auf etwa 120.000 bis 130.000 bis Ende 2026. 44 Gleichzeitig wuchs die Nachfrage. Von TrendForce berichtete Schätzungen institutioneller Investoren erwarteten, dass die Angebotslücke von etwa 20 % zur Jahresmitte 2026 auf rund 10 % zum Jahresende sinkt – nicht jedoch vollständig verschwindet.
36
Nvidia soll rund 60 % der CoWoS-Zuteilung halten. Das ist keine TSMC-Angabe, verdeutlicht bei zutreffender Schätzung aber, weshalb Entwickler kundenspezifischer Chips und große Cloud-Anbieter einen qualifizierten zweiten Lieferanten schätzen könnten – selbst bei steigender CoWoS-Gesamtkapazität. 30
Für Intel ist EMIB-T damit mehr als eine Notfalloption für Überlaufvolumen. Das Unternehmen wirbt um langfristige Wahlfreiheit in der Lieferkette: Entwickler könnten für künftige Beschleuniger-Generationen eine zweite Packaging-Architektur qualifizieren und ihre Abhängigkeit von einer einzelnen Technologie sowie einem eng zugeteilten Kapazitätspool senken.
Wer nutzt oder prüft EMIB-T?
Die öffentliche Beleglage unterscheidet sich erheblich von Unternehmen zu Unternehmen. Sinnvoller als jede Meldung als Serienauftrag zu werten, ist eine Einordnung nach ihrem jeweiligen Status.
| Unternehmen oder Programm | Öffentlich berichteter Status | Was sich daraus ableiten lässt |
|---|---|---|
| MediaTek | MediaTek soll angekündigt haben, für einen sehr großen kundenspezifischen KI-ASIC CoWoS und EMIB-T parallel einzusetzen. |
Das ist das stärkste berichtete Signal für eine Nutzung – aber eine Parallelstrategie, kein Beleg dafür, dass EMIB-T CoWoS ersetzt. |
| Google TPU | Berichte unter Berufung auf nicht genannte Quellen besagen, Google habe gemeinsam mit MediaTek Intel-Packaging für eine künftige TPU-Generation geprüft. Ein weiterer Bericht nennt eine Buchung von Intel-Packaging für mehr als drei Millionen TPUs im Jahr 2028. |
Potenziell ein bedeutendes Programm. Google hat Details und Volumen jedoch nicht öffentlich bestätigt. |
| Broadcom und Meta | Beide Unternehmen sollen einen Wechsel oder Teilwechsel zu EMIB erwägen; bei Meta wurde der hauseigene Inferenzchip als möglicher Einsatzbereich genannt. |
Das ist als Prüfung beziehungsweise Interesse zu verstehen, nicht als offengelegter Produktionsauftrag. |
| Nvidia | Berichte beschreiben Interesse an Alternativen. Ein öffentlich verbindliches EMIB-T-Volumenprogramm ist daraus jedoch nicht ableitbar. |
Interesse und Partnerschaftsaktivitäten sind nicht gleichbedeutend mit einer EMIB-T-Seriennutzung. |
| SK hynix | SK hynix soll Intel EMIB für die HBM-Integration testen. |
Tests sind für die Qualifizierung des Ökosystems wichtig, stellen aber keine Produktionszusage dar. |
| Amazon Trainium | Einige Berichte sprechen von Gesprächen oder Interesse rund um Amazons Trainium-Reihe. |
Für einen finalen EMIB-T-Auftrag für Trainium 4 gibt es öffentlich keine ausreichenden Belege. |
Diese Unterscheidung ist wesentlich: Advanced Packaging muss bei elektrischer Leistung, Thermik, mechanischer Zuverlässigkeit, Substratversorgung, HBM-Kompatibilität und dauerhaft erzielbaren Fertigungsausbeuten qualifiziert werden. Eine Kundenevaluierung ist ein frühes Ökosystemsignal – kein Nachweis für den Einsatz in großen Stückzahlen.
Was ein Intel-Hochlauf 2027 bedeuten würde
Berichte bringen den Ausbau von EMIB-T in Großserie mit dem Zeitraum 2026 bis 2027 in Verbindung. 9
25 Sollte Intel in der zweiten Jahreshälfte 2027 tatsächlich relevante Kapazitäten erreichen, läge die größte Chance womöglich erst nach der akuten Phase des CoWoS-Engpasses.
Das spricht eher für Multi-Sourcing als für einen abrupten Plattformwechsel:
- CoWoS bleibt fest etabliert. Ökosystem, Prozessreife und Erfahrung der Kunden machen es für viele führende KI-Designs zur naheliegenden Standardoption.
- EMIB-T bietet eine eigenständige technische und strategische Alternative. Lokale Brücken können die Abhängigkeit von einem packageweiten Silizium-Interposer verringern; TSVs adressieren den Stromversorgungsbedarf großer HBM-Packages.
18
- Auch eine kleinere Lücke bleibt relevant. Selbst wenn das Defizit auf geschätzte 10 % sinkt, können Zuteilungsrisiken und Markteinführungszeitpunkte für mehrjährige Beschleuniger-Roadmaps entscheidend sein.
36
Fazit
Intels wahrscheinlichster kurzfristiger Erfolg wäre nicht, CoWoS im gesamten KI-Markt zu verdrängen. Plausibler ist die Rolle als dauerhafter zweiter Anbieter für ausgewählte HBM-intensive Beschleuniger und kundenspezifische Chips großer Cloud-Betreiber.
Der Reiz von EMIB-T liegt in einer klaren Kombination: lokale eingebettete Silizium-Brücken statt eines packageweiten Silizium-Interposers – ergänzt um TSV-gestützte vertikale Stromversorgung für die elektrischen Anforderungen der nächsten Package-Generation. 18 Ob daraus ein großes Geschäft wird, entscheidet sich weniger an berichtetem Kundeninteresse als an nachgewiesenen Ausbeuten, HBM-Qualifizierung, Zuverlässigkeit und reproduzierbarer Serienfertigung.
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Die Leute fragen auch
Wie lautet die kurze Antwort auf „Intel EMIB-T gegen TSMC CoWoS: Der mögliche zweite Lieferant für KI-Chip-Packaging“?
EMIB T ersetzt den paketweiten Silizium Interposer nicht durch „gar kein Silizium“, sondern durch kleine, lokal eingesetzte Silizium Brücken und ergänzt diese um TSVs für eine direktere vertikale Stromversorgung.
Was sind die wichtigsten Punkte, die zuerst validiert werden müssen?
EMIB T ersetzt den paketweiten Silizium Interposer nicht durch „gar kein Silizium“, sondern durch kleine, lokal eingesetzte Silizium Brücken und ergänzt diese um TSVs für eine direktere vertikale Stromversorgung. TSMC hat die CoWoS Kapazität laut Schätzungen von rund 13.000 Waferstarts pro Monat Ende 2023 auf 120.000 bis 130.000 bis Ende 2026 ausgebaut.
Was soll ich als nächstes in der Praxis tun?
MediaTek ist der deutlichste öffentlich berichtete Fall einer parallelen CoWoS und EMIB T Strategie.