AntwortenVeröffentlicht40 Quellen
Intel EMIB-T gegen TSMC CoWoS: Warum die KI-Chipindustrie nach einer zweiten Verpackungsroute sucht
Intel positioniert EMIB T nicht als sofortigen Ersatz, sondern als ergänzende Alternative zu TSMCs CoWoS: Lokale Siliziumbrücken könnten Kosten senken und sehr große KI /HBM Pakete ermöglichen, während die Substrat Au... MediaTek hat öffentlich Unterstützung für beide Plattformen bestätigt.
Veröffentlicht vonBearbeitet mit GPT-5.6 LunaBilder erstellt mit GPT Image 1.5
Forschungsantwort
Wichtige Erkenntnisse
- Intel positioniert EMIB T nicht als sofortigen Ersatz, sondern als ergänzende Alternative zu TSMCs CoWoS: Lokale Siliziumbrücken könnten Kosten senken und sehr große KI /HBM Pakete ermöglichen, während die Substrat Au...
- MediaTek hat öffentlich Unterstützung für beide Plattformen bestätigt. Broadcom und Meta sollen EMIB prüfen; Google, Nvidia, Amazon und SK hynix werden mit Interesse, Tests oder einer möglichen Nutzung in Verbindung g...
- Analystenschätzungen sehen TSMCs jährliche CoWoS Kapazität bei rund 670.000 Wafern im Jahr 2025 und 1 Million im Jahr 2026.
KI-Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: How is Intel positioning its EMIB-T advanced chip-packaging technology as an alternative to TSMC’s capacity-constrained CoWoS platform for A. Article summary: Intel is positioning EMIB‑T as a lower-cost, very-large-package alternative—not a wholesale drop-in replacement—for TSMC CoWoS in AI accelerators. Its pitch is localized silicon bridges rather than a package-wide interpo. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
Die Engstelle bei KI-Chips liegt zunehmend nicht mehr nur bei modernsten Fertigungsprozessen oder HBM-Speicher, sondern bei der fortschrittlichen Chip-Verpackung. Sie verbindet Rechenchips, Chiplets und HBM-Speicher zu einem einzigen leistungsfähigen Modul.
TSMCs CoWoS gilt dabei weiterhin als etablierte Plattform für besonders bandbreitenintensive GPU- und HBM-Pakete. Ein großer Teil der verfügbaren Kapazität ist jedoch bereits verplant. Intel versucht, daraus eine Chance für seine Weiterentwicklung EMIB-T abzuleiten – vor allem bei kundenspezifischen ASICs und Designs, bei denen Paketgröße, Kosten oder eine breitere Lieferantenbasis wichtiger sind als die maximal mögliche Verbindungsdichte.
Die strategische Botschaft ist entscheidend: Intel präsentiert EMIB-T nicht als universellen, sofort einsetzbaren Ersatz für CoWoS. Vielmehr soll die Technologie eine zweite Architektur und damit eine Ergänzung zum bestehenden Marktangebot sein.
Zwei unterschiedliche Wege zur 2,5D-Verpackung
TSMCs CoWoS-Familie legt im Allgemeinen eine großflächige, hochdichte Verbindungsebene unter die Logikchips und HBM-Speicher. CoWoS-S verwendet dafür einen vollständigen Silizium-Interposer. CoWoS-L kombiniert einen Interposer mit Umverteilungsschicht (RDL) und lokal platzierten Siliziumbrücken. Diese Architektur hat CoWoS zu einer führenden Lösung für KI-Beschleuniger mit hoher Speicherbandbreite gemacht. 33
36
Intels EMIB – kurz für „Embedded Multi-die Interconnect Bridge“ – bettet dagegen kleine Siliziumbrücken direkt in ein organisches Package-Substrat ein. Die Brücken liegen nur dort, wo benachbarte Dies besonders dichte Verbindungen benötigen. EMIB-T ergänzt diese Brücken um Through-Silicon Vias (TSVs), also senkrechte Siliziumdurchkontaktierungen. Dadurch sollen Stromversorgung und Hochgeschwindigkeitssignale in komplexen heterogenen Paketen besser vertikal geführt werden, ohne dass ein großflächiger Silizium-Interposer für das gesamte Paket erforderlich ist. 5
34
35
Daraus ergeben sich unterschiedliche Stärken und Zielgruppen:
- CoWoS: Eine großflächige, dichte Verbindungsstruktur, die sich für Designs mit maximaler Bandbreitendichte und enger Integration von Logik und HBM eignet.
- EMIB-T: Lokale Brücken, die weniger Interposer-Silizium benötigen und sich um mehrere Chiplets und Speicherstapel herum anordnen lassen.
- Der Zielkonflikt: Bei EMIB-T fällt dem Package-Substrat mehr Verantwortung für Routing, Stromversorgung und Signalintegrität zu. CoWoS verfügt dagegen über eine länger etablierte Position in der volumenstarken Fertigung von KI- und HBM-Paketen.
36
41
Intels Argument: Große Pakete ohne vollständigen Interposer
Intel hat EMIB-T-Konfigurationen mit Abmessungen von mehr als 120 × 120 Millimetern beschrieben. Sie sollen mehr als neun Reticle-Äquivalente an Silizium, bis zu zwölf HBM-Module, vier dichte Compute-Chiplets und mehr als 20 Brücken aufnehmen können. Damit liegt die Technologie grundsätzlich im Bereich sehr großer KI-Beschleuniger und HBM-lastiger Designs. 11
32
Die Paketgröße allein bedeutet allerdings noch keinen eindeutigen Vorsprung. Für CoWoS-L werden heute Pakete mit etwa dem 5,5-Fachen der Reticle-Größe genannt; TSMC hat für das weitere Jahrzehnt eine Skalierung auf mehr als das 14-Fache in Aussicht gestellt. EMIB-Ts stärkstes Argument ist daher nicht eine unangefochtene Führungsposition bei jeder Größenkennzahl, sondern die Kombination aus Modularität, möglichen Kostenvorteilen und einer zusätzlichen Fertigungsroute. 33
Branchenberichte schreiben EMIB-T mögliche Kosteneinsparungen von bis zu 50 Prozent zu und nennen Package-Ausbeuten von annähernd 90 Prozent. Diese Angaben sollten mit Vorsicht gelesen werden: Es handelt sich um gemeldete Schätzungen und nicht um unabhängig veröffentlichte, direkt vergleichbare Produktionsdaten. Zudem gilt die Ausbeute des Substrats weiterhin als wichtige Hürde. 1
6
31
Welche Unternehmen EMIB-T prüfen oder einsetzen könnten
Die öffentlich zugänglichen Hinweise unterscheiden klar zwischen einem bestätigten Unterstützer und einer größeren Gruppe gemeldeter Interessenten.
MediaTek: Öffentliche Unterstützung für beide Plattformen
MediaTek hat öffentlich erklärt, sowohl TSMCs CoWoS als auch Intels EMIB zu unterstützen. Kunden können demnach zwischen beiden Ansätzen wählen. Reuters zufolge betrachtet der taiwanische Chipentwickler beide Technologien als Teil seines Angebots für kundenspezifisches Silizium. 17
Separate Branchenberichte besagen, dass MediaTek CoWoS und EMIB-T bei großen KI-ASIC-Programmen parallel einsetzen will. Die belastbarste Schlussfolgerung lautet daher: MediaTek hat die Unterstützung für beide Plattformen öffentlich bestätigt; die genaue Produktionsaufteilung einzelner Kundenprogramme ist weniger sicher. 18
Broadcom und Meta: Gemeldete Evaluierung
Broadcom und Meta sollen EMIB beziehungsweise eine teilweise Abkehr von CoWoS prüfen. Als mögliche Motive werden Kosten und eine breitere Versorgung mit fortschrittlicher Verpackung genannt. Die vorliegenden Berichte belegen jedoch keinen öffentlich bekannt gegebenen EMIB-T-Auftrag für eine volumenstarke Serienproduktion bei einem der beiden Unternehmen. 18
24
Google: Starkes gemeldetes Interesse, aber kein offengelegter Vertrag
Mehrere Berichte bringen künftige TPU-Programme von Google mit Intels Verpackungstechnologie in Verbindung. Teilweise ist von einer Auswahl oder Bestellung für eine kommende Generation die Rede, andere Berichte sprechen lediglich von einer erwarteten Nutzung. Da Intel und Google in den hier geprüften Belegen keine endgültigen Produktionsbedingungen offengelegt haben, sollte Google als starker gemeldeter Interessent, nicht als bestätigter EMIB-T-Kunde eingestuft werden. 19
21
23
Nvidia: Interesse, aber kein veröffentlichter EMIB-T-Auftrag
Nvidia wird mit Interesse an EMIB-T in Verbindung gebracht, während die CoWoS-Kapazitäten knapp bleiben. Einen offengelegten Auftrag für eine volumenstarke EMIB-T-Produktion gibt es in den zitierten Belegen nicht. Nvidia ist zugleich der größte gemeldete Abnehmer von TSMCs CoWoS-Kapazität. Das schafft einen Anreiz, zusätzliche Verpackungsoptionen zu untersuchen, selbst wenn die anspruchsvollsten Produkte weiterhin auf CoWoS setzen sollten. 18
42
Amazon: EMIB-T als mögliche Plattform für Trainium 3
Amazons Beschleuniger AWS Trainium 3 wurde als potenzieller EMIB-T-Nutzer genannt. Amazon oder Intel haben diese Behauptung in den geprüften Quellen jedoch nicht öffentlich bestätigt. Daher handelt es sich um ein gemeldetes Ziel und nicht um ein angekündigtes Serienproduktionsprogramm. 21
SK hynix: Gemeldete Arbeiten an der HBM-Integration
SK hynix soll Intels EMIB-basierte 2,5D-Verpackung mit eigenem HBM testen und Materialien sowie Zulieferer für eine mögliche künftige Produktion prüfen. Das deutet auf eine technische Evaluierung oder Zusammenarbeit hin, belegt aber noch keine feste Verpflichtung, bei Intel Verpackungsdienstleistungen in großen Stückzahlen einzukaufen. 25
Der aktuelle Status lässt sich damit so zusammenfassen:
- Öffentlich bestätigte Unterstützung: MediaTek unterstützt CoWoS und EMIB.
- Gemeldete Evaluierung oder Interesse: Broadcom, Meta, Nvidia und SK hynix.
- Gemeldete mögliche Einführung: Google und Amazon.
- Öffentlich offengelegte EMIB-T-Großaufträge: In den geprüften Belegen nicht festgestellt.
Warum die CoWoS-Knappheit Intel eine Öffnung verschafft
Analystenschätzungen verdeutlichen den Druck. KGI schätzt TSMCs jährliche CoWoS-Kapazität auf rund 670.000 Wafer im Jahr 2025 und 1 Million Wafer im Jahr 2026. Nvidia könnte demnach etwa 65 Prozent der TSMC-Kapazität 2026 erhalten, gefolgt von Broadcom und AMD. 42
Andere Prognosen fallen deutlich aggressiver aus und rechnen mit rund 1,275 Millionen Wafern im Jahr 2026 sowie 2,31 Millionen im Jahr 2027. Eine auf Morgan-Stanley-Daten basierende Nachfrageprognose, die in Branchenberichten zitiert wird, veranschlagt den Bedarf wichtiger Kunden bei etwa 1,384 Millionen Wafern 2026 und 2,682 Millionen 2027. Die Unterschiede spiegeln verschiedene Definitionen, Anlaufzeitpunkte und die Zusammensetzung der CoWoS-Varianten wider. Es handelt sich daher um Prognosen und nicht um feststehende Marktgesamtwerte. 16
48
Trotz des Kapazitätsausbaus bei TSMC deuten die Schätzungen auf anhaltenden Druck hin. Ein Bericht sieht die weltweite CoWoS-Nachfrage 2026 bei fast 1 Million Wafern; Nvidia allein könnte davon etwa 60 Prozent ausmachen. Andere Schätzungen setzen Nvidias Anteil an TSMCs Kapazität bis 2027 bei ungefähr 50 Prozent oder mehr an. Diese Werte stammen von Analysten und aus Branchenberichten, nicht von TSMC selbst. Außerdem hängt der Prozentsatz davon ab, ob er sich auf die Gesamtnachfrage, TSMCs eigene Kapazität oder eine bestimmte CoWoS-Variante bezieht. 26
42
43
Auch die Konzentration auf wenige Kunden ist erheblich. Einer Schätzung zufolge verbrauchten Nvidia, Google, AMD und Amazon 2025 zusammen mehr als 90 Prozent der CoWoS-Verpackungskapazität. Sollte diese Einschätzung zutreffen, sind andere Chipentwickler stark von Vergabe- und Priorisierungsentscheidungen abhängig. Das erhöht den Anreiz, einen weiteren Anbieter für fortschrittliche Verpackung zu qualifizieren. 44
Vier Gründe für eine zweite Verpackungsroute
1. Kapazität und Terminrisiko
Ein Chip kann über ausreichend Rechen-Wafer und HBM verfügen und dennoch verspätet ausgeliefert werden, wenn kein passender Verpackungsslot frei ist. Berichte beschreiben CoWoS als bis weit in das Jahr 2026 hinein stark ausgebucht. Damit wird die fortschrittliche Verpackung selbst zum Produktionsengpass – und nicht bloß zum letzten Schritt der Montage. 45
46
2. Potenzial für niedrigere Kosten
Eine Architektur mit lokalen Brücken kann im Vergleich zu einem vollständigen Interposer weniger Silizium benötigen. Daraus ergibt sich die Möglichkeit geringerer Package-Kosten. Der tatsächliche Vorteil hängt jedoch von der Komplexität des Substrats, den Ausbeuten, den Montageprozessen und dem konkreten Chipdesign ab. Die häufig genannten Einsparungen von 50 Prozent sind deshalb als Zielgröße oder Branchenschätzung zu verstehen, nicht als garantiertes Ergebnis für jeden Kunden. 6
31
3. Eignung für kundenspezifische KI-ASICs
Cloud-Anbieter und andere Chipentwickler kombinieren zunehmend eigene Beschleuniger mit unterschiedlichen Mischungen aus Compute-Chiplets, I/O und HBM. EMIB-T kann attraktiv sein, wenn ein Paket eine große Grundfläche und mehrere lokal begrenzte Hochgeschwindigkeitsverbindungen benötigt – insbesondere bei kundenspezifischen ASICs und Designs für Inferenz. CoWoS dürfte dort im Vorteil bleiben, wo die höchste gleichmäßige Routing-Dichte und eine besonders ausgereifte HBM-Integration entscheidend sind. 36
37
4. Diversifizierung der Lieferanten
Die Qualifizierung von Intel würde Chipentwicklern ein zweites Ökosystem für fortschrittliche Verpackung eröffnen. Das reduziert die Abhängigkeit von einer einzelnen Plattform und verschafft Unternehmen mehr Spielraum bei der langfristigen Kapazitätsplanung. Das bedeutet nicht zwangsläufig, dass Kunden TSMC verlassen: Eine Zwei-Plattform-Strategie könnte CoWoS für bestimmte Produkte beibehalten und andere Designs zu EMIB-T verlagern.
Intels Zeitplan für den Umsatz
Intel erwartet, dass der Umsatz mit fortschrittlicher Verpackung einschließlich EMIB-T im zweiten Halbjahr 2027 zu steigen beginnt. 2028 soll das Geschäft spürbar zum laufenden Umsatz beitragen, bevor es 2029 seinen größeren Maßstab erreicht. 3
4
Finanzchef Dave Zinsner hat von möglichen Verträgen für fortschrittliche Verpackung im Wert von mehreren Milliarden US-Dollar pro Kunde und Jahr gesprochen. Namen der Kunden, konkrete Volumina und die wirtschaftlichen Bedingungen unterzeichneter Verträge wurden jedoch nicht vollständig offengelegt. Die Chance ist daher groß, bleibt aber von der Umsetzung abhängig: Intel muss gemeldetes Interesse in qualifizierte Designs überführen, stabile Substrat- und Package-Ausbeuten erreichen und die Fertigung planmäßig hochskalieren. 8
3
Das wahrscheinlichste Szenario: Koexistenz statt Verdrängung
Kurzfristig dürfte EMIB-T vor allem als komplementäre Plattform auftreten. CoWoS verfügt über eine etablierte installierte Basis und umfangreiche Erfahrung mit großen KI- und HBM-Paketen. EMIB-T bietet dagegen eine alternative Route für Kunden, die zusätzliche Kapazität, besonders große heterogene Pakete, potenziell niedrigere Kosten oder mehr Verhandlungsspielraum bei Lieferanten benötigen.
Der entscheidende Test wird nicht sein, ob Intel ein großes Paket in technischen Demonstrationen zeigen kann. Entscheidend ist, ob Kunden bis zum Beginn des erwarteten Umsatzhochlaufs 2027 von der Evaluierung zu einer verlässlichen Serienproduktion mit hohen Stückzahlen übergehen. Bis dahin ist EMIB-T eine glaubwürdige Alternative und ein wichtiger Wettbewerbsdruck für CoWoS – aber noch kein bewiesener vollständiger Ersatz.
Studio Global AI
Setzen Sie Ihre Recherche fort
Diese Seite enthält eine quellengestützte Antwort, die Sie in Studio Global fortsetzen können.
Die Leute fragen auch
Wie lautet die kurze Antwort auf „Intel EMIB-T gegen TSMC CoWoS: Warum die KI-Chipindustrie nach einer zweiten Verpackungsroute sucht“?
Intel positioniert EMIB T nicht als sofortigen Ersatz, sondern als ergänzende Alternative zu TSMCs CoWoS: Lokale Siliziumbrücken könnten Kosten senken und sehr große KI /HBM Pakete ermöglichen, während die Substrat Au...
Was sind die wichtigsten Punkte, die zuerst validiert werden müssen?
Intel positioniert EMIB T nicht als sofortigen Ersatz, sondern als ergänzende Alternative zu TSMCs CoWoS: Lokale Siliziumbrücken könnten Kosten senken und sehr große KI /HBM Pakete ermöglichen, während die Substrat Au... MediaTek hat öffentlich Unterstützung für beide Plattformen bestätigt. Broadcom und Meta sollen EMIB prüfen; Google, Nvidia, Amazon und SK hynix werden mit Interesse, Tests oder einer möglichen Nutzung in Verbindung g...
Was soll ich als nächstes in der Praxis tun?
Analystenschätzungen sehen TSMCs jährliche CoWoS Kapazität bei rund 670.000 Wafern im Jahr 2025 und 1 Million im Jahr 2026.