Samsungs 900-Lagen-Coup: Wie ein Chip-Prototyp den KI-Speicherkrieg neu entfacht

Wie Samsung den 900-Lagen-Prototyp gebaut hat

Samsungs Durchbruch ist weniger eine Geschichte der Ätzpräzision als vielmehr ein Meisterwerk der Wafer-Bonding-Technik. Vereinfacht gesagt: Man nehme zwei separat gefertigte 450-Lagen-Wafer – einen mit den Speicherzellen, einen mit den Logikschaltkreisen – und verschmelze sie zu einem Hochleistungspaket. Genau das macht die Cell Multi Bonding (CMB)-Technologie .

Damit das klappt, musste Samsung drei zentrale Ingenieurs-Herausforderungen lösen:

• Wafer-Verzug (Warpage): Mit jeder zusätzlichen Lage steigt die mechanische Spannung, sodass sich die Wafer-Schichten verziehen können – eine Präzisionsbondung wäre unmöglich. Samsung begegnet dem mit einem neuartigen Upper-Chuck-Design, das die Wafer während des Bondings perfekt flach hält .
• Ausrichtungsfehler: Eine Fehlstellung im Mikrometer-Bereich zwischen den beiden Wafern kann den gesamten Chip unbrauchbar machen. Samsung kompensiert dies mit einer proprietären „neuartigen Overlay-Korrektur“, die Bonding-Verschiebungen praktisch eliminiert .
• Funktionsnachweis: Ein Prototyp muss vor allem eines: funktionieren. Samsung bestätigte, dass das integrierte 900-Lagen-System normale Zellbetriebseigenschaften aufweist, und beweist damit, dass die Technik mehr ist als eine reine Stapelübung .

Darüber hinaus sollen neue Bitline- und Wordline-Strukturen den Stromverbrauch senken und die Chipfläche verkleinern; außerdem experimentiert Samsung mit laserbasierten Schneidverfahren, um die Ausbeute zu verbessern .

Warum der NAND-Markt einem Dampfkochtopf gleicht

Während der 900-Lagen-Prototyp ein beeindruckendes Signal der langfristigen Forschungskompetenz ist, ist Samsungs Position im lukrativen Massenmarkt für NAND-Speicher alles andere als gesichert. Anders als der DRAM-Markt ist NAND stark fragmentiert und umkämpft – Samsung gerät von mehreren Seiten unter Druck .

SK Hynix hat bei der Serienreife die Nase vorn. Im August 2025 begann der Rivale als erster Konzern weltweit mit der Massenproduktion eines 321-Lagen-4D-NAND-Chips und setzte damit einen Meilenstein im Premium-Segment . Samsung dagegen musste die Einführung seines eigenen V9-QLC-NANDs mit 286 Lagen offenbar auf das erste Halbjahr 2026 verschieben, was Fragen zum Kommerzialisierungstempo aufwirft .

Die „zweite Reihe“ holt rasant auf. Der chinesische Hersteller YMTC hat bereits Anfang 2025 mit der Massenfertigung von 294-Lagen-NAND begonnen und arbeitet an Technologie jenseits der 300-Lagen-Marke, womit er den technologischen Abstand spürbar verringert . Wettbewerber wie das japanische Unternehmen Kioxia und der US-Konzern SanDisk (ehemals Western Digital) investieren massiv – während Samsung und SK Hynix zuletzt erhebliche Ressourcen in das boomende HBM-Geschäft für KI-Beschleuniger umgeleitet haben. Diese strategische Fokusverschiebung hat ein Fenster für Rivalen geöffnet, um NAND-Marktanteile zu erobern .

Preispoker auf dünnem Eis. Die großen NAND-Anbieter drosselten gemeinsam in der zweiten Jahreshälfte 2025 die Produktion, um die Preise nach oben zu treiben – Samsung erwog für 2026 offenbar Preissteigerungen von 20 bis 30 Prozent . Höhere Lagenzahlen senken zwar inhärent die Kosten pro Bit in der Herstellung, aber gleichzeitig aggressiv die Preise zu erhöhen, während die Konkurrenz ihre Kapazitäten hochfährt, ist ein riskanter Balanceakt .

Trotz dieser Unwägbarkeiten brummt das Geschäft. Im jüngsten Berichtsquartal schnellten Samsungs NAND-Umsätze im Jahresvergleich um mehr als das Doppelte auf 13,51 Milliarden US-Dollar – der Marktanteil stieg auf 31,6 Prozent . Die Führung zu halten, erfordert jedoch eine technologische und kommerzielle Punktlandung nach der anderen.

Warum das Lagen-Rennen für KI überlebenswichtig ist

Das Wettstapeln von NAND-Lagen ist kein PR-Gag der Chipindustrie, sondern eine Grundvoraussetzung für die nächste Welle der KI-Infrastruktur. Das explosionsartige Wachstum der KI-Rechenzentren verlangt nach Speicher, der gleichzeitig dichter, schneller und billiger ist.

1. Dichtere Speicher für gigantische Datensätze
   KI-Trainingscluster brauchen riesige Datenmengen in direkter lokaler Nähe für schnellen, wiederholten Zugriff. Mehr Lagen bedeuten mehr Kapazität auf derselben SSD-Fläche – essenziell für Hyperscale-Rechenzentren, in denen jeder Millimeter Rack-Platz kostbar ist . Dies beschleunigt auch die Verdrängung klassischer Festplatten (HDDs) durch Hochleistungs-SSDs, denn in KI-Rechenzentren ist Echtzeit-Datenzugriff nicht verhandelbar .

2. Radikal sinkende Kosten pro Bit
   Jeder Generationssprung im 3D-NAND-Stapeln senkt direkt die Kosten für das Speichern eines einzelnen Bits. Da KI-Workloads Petabytes an Text, Bildern, Audio und Video erzeugen, ist kosteneffiziente Speicherung entscheidend, um KI-Inferenz und -Training wirtschaftlich zu skalieren . Die Branche arbeitet daran, noch 2026 QLC-Chips mit 2 Terabit Kapazität in Serie zu bringen – ein Meilenstein, der die Kosten für datenhungrige Enterprise-SSDs weiter drücken wird .

3. Die Grundlage für eine neue KI-Speicherarchitektur
   Am bedeutendsten ist vielleicht der Wandel von NAND: vom einfachen Massenspeicher hin zu einem aktiven Bestandteil der KI-Speicherhierarchie. Neue Architekturen wie HBF (High-Capacity Near-Memory) sind darauf ausgelegt, eine Hochgeschwindigkeits-Flash-Ebene zwischen dem teuren High-Bandwidth-Memory (HBM) und langsameren SSD-Massenspeichern zu schaffen – und so die HBM-Kapazität für „warme Daten“ effektiv zu erweitern . Das Konzept der Intelligent AI SSD geht noch weiter: Es integriert kleine Recheneinheiten direkt auf das Speicherlaufwerk, um Daten vorzuverarbeiten (Filtern, Umformatieren), noch bevor sie die GPU erreichen – eine Entlastung für die Rechenkerne und Speicherpfade . Diese Architekturwechsel sind ohne die enorme Dichte und niedrigen Kosten von 400, 900 und schließlich über 1.000 Lagen nicht umsetzbar.

Ein Forschungspapier von Counterpoint bringt die Herausforderung auf den Punkt: Die Hersteller müssen „dichtere, aber fehlerfreie 3D-NAND-Architekturen mit einwandfreier Performance erreichen, die mit den wachsenden Fähigkeiten von Compute und DRAM im KI-Zeitalter Schritt halten“ . Samsungs 900-Lagen-Prototyp ist das handfeste Signal, dass die erste Hälfte dieses Ziels – unmöglich dichte, hochperformante Speicher – in Reichweite gerückt ist.