TSMC CoWoS når 99% udbytte – AI-flaskehalsen flytter til HBM og ABF-substrater – 14x reticle-pakke på vej i 2029

På OCP APAC-topmødet den 11. august 2026 afslørede TSMC's vicepræsident for avanceret emballerings teknologi og service Jun He (何軍) virksomhedens seneste CoWoS-status, udbyttedata, forsyningsflaskehalse og en flerårig køreplan for reticle-størrelse. Her er en gennemgang af de vigtigste områder.

Udbytte: 5,5x Reticle CoWoS på 98–99%

TSMC's 5,5x reticle CoWoS (verdens største chip-on-wafer-on-substrate-pakke i masseproduktion) har opnået udbytter på over 98% på tværs af flere AI-kundeprodukter, og nogle når helt op på 99% . 99%-tallet gælder for specifikke, optimerede produkter; virksomheden beskriver den generelle produktionsbaseline som "stabilt over 98%" . Dette er en betydelig teknisk milepæl – CoWoS er nu i højvolumenproduktion (HVM) med næsten monolitiske udbytter på trods af sin store multi-die, multi-HBM-stak-konfiguration.

Tilbageværende ForSyningsbegrænsninger: Hukommelse og ABF-Substrater

Jun He fremhævede eksplicit, at flaskehalsen flytter op i forsyningskæden væk fra TSMC's egen CoWoS-kapacitet:

• HBM-hukommelse: HBM-forsyningen er stort set udsolgt gennem 2026 hos alle tre store DRAM-leverandører (SK hynix, Samsung, Micron) . Der er desuden en udbytterisiko for HBM4E 12-stak, og ifølge rygter i branchen overvejer nogle kunder at falde tilbage til 8-stak-konfigurationer, hvilket reducerer den effektive hukommelse pr. pakke med cirka 33% .
• ABF (Ajinomoto Build-up Film) substrater: ABF-substrater forbliver den kritiske flaskehals for flip-chip-pakker med højt lagantal. TSMC's CoWoS-kapacitet er fuldt allokeret gennem 2026 og langt ind i 2027, med leveringstider på 52-78 uger for AI-emballeringsordrer . Utilstrækkeligheden af ABF-substratforsyning er en stor strukturel begrænsning, der begrænser, hvor mange pakker TSMC kan sende, uanset CoWoS-linjetilgængelighed .

Skaleringsplaner: Fra 5,5x til 14x Reticle i 2028–2029

TSMC præsenterede en aggressiv køreplan for reticle-størrelse med en kadence på cirka "én generation om året":

Milepæl	Reticle-størrelse	Ca. Pakkeareal	Tidslinje
Nuværende HVM	5,5x	~4.720 mm²	Nu (2026)
Næste trin	9,5x	~8.150 mm²	2027
Mål	14x	~12.000 mm²	2028–2029

14x reticle CoWoS forventes at integrere cirka 10 store compute-dies og 20 HBM-hukommelsesstakke i en enkelt pakke, hvilket i praksis gør pakken til et systemniveau-computersubstrat . Nogle kilder nævner 2028 for 14x reticle, mens andre (inklusive Jun He's præsentation) refererer til 2029 for kommerciel produktion. Forskellen afspejler sandsynligvis en tape-out i 2028 / volumenopgang i 2029 .

Væsentlige Tekniske Udfordringer ved Skalering

Skalering til 14x reticle (og derover) introducerer flere fysiske og processmæssige forhindringer:

• Bøjning/mekanisk stress: Større pakkeareal skaber betydelig bøjning og stress på tværs af interposer, substrat og die-stak, hvilket kræver avancerede materialer og proceskontrol .
• Signalintegritet og forbindelsestæthed: At opretholde høje båndbredde- og lav-latens-forbindelser på tværs af et 3× større fodaftryk kræver fremskridt inden for mikro-bumps, silicium-gennemgange (TSV'er) og omfordelingslag .
• Strømfordeling og termisk styring: En 14x-pakke med ~10 store compute-dies plus 20 HBM-stakke vil trække ekstremt høj effekt, hvilket kræver nye køleløsninger og strømfordelingsnetværk .
• Litografisk sammensyning: Pakker større end et enkelt reticle-shot kræver præcis multi-shot-sammensyning, en vigtig fremstillingsudfordring for udbytte i stor skala .
• Substrattilgængelighed: Større pakker kræver større ABF-substrater med højere lagantal – præcis den komponent, der allerede er i størst underskud .

TSMC mener, at wafer-level CoWoS (frem for panel-level emballering) fortsat er den bedste vej for disse største forbindelser, da panelteknologier endnu ikke kan matche CoWoS's forbindelsestæthed .

Konkurrencepositionering vs. Intel

TSMC's afsløringer på OCP APAC står i skarp kontrast til Intels emballeringsindsats:

• Udbyttekløft: Flere industrikilder rapporterer, at Intels konkurrerende EMIB-T (Embedded Multi-Die Interconnect Bridge) avancerede emballeringsteknologi stadig kæmper med 90% udbytte, mens TSMC's CoWoS allerede har overgået 98% i HVM . Dette er et 8+ procentpoint udbyttegap i stor skala.
• Reticle-størrelse-køreplan: TSMC sigter mod 14x reticle (~12.000 mm²) i 2028–2029. Intel har offentligt lovet en 12x reticle-pakke på en lignende tidslinje, hvilket placerer TSMC cirka 15–20% større i målareal .
• Kapacitet og økosystem: TSMC udvidede CoWoS-kapaciteten med 106% i 2025 og har hævet CapEx for 2026 til en rekord på $60–64 milliarder, delvist for at finansiere yderligere emballeringsudvidelse . CoWoS-kapaciteten er udsolgt gennem 2027, hvilket betyder, at TSMC's kunder (Nvidia, AMD, Broadcom osv.) er låst fast i TSMC's emballeringsøkosystem – en strukturel grøft .
• Intels position: Intels foundry-emballeringsforretning (inklusive EMIB-T) er stadig i udbytteopgangsfasen og har endnu ikke opnået sammenlignelig produktionsskala. Udbytte- og kapacitetsgabet betyder, at TSMC forbliver den dominerende leverandør af avanceret emballering til high-end AI-acceleratorer i en overskuelig fremtid.

Bundlinje

TSMC's 5,5x reticle CoWoS har opnået 98–99% HVM-udbytter, hvilket flytter AI-chipforsyningsflaskehalsen væk fra TSMC's egne emballeringslinjer og over mod HBM-hukommelse og ABF-substratforsyning. Virksomheden planlægger at skalere til 14x reticle (~12.000 mm²) i 2028–2029, med kapacitet til at integrere ~10 compute-dies og 20 HBM-stakke – men står over for betydelige mekaniske, termiske og substratmæssige udfordringer. I forhold til Intels EMIB-T (estimeret til ~90% udbytte) har TSMC en kommanderende udbytte-, skalerings- og kapacitetsføring i avanceret emballering til AI.