Kirin 9050 Pro skiller sig ud ved at stable to aktive siliciumlag i stedet for udelukkende at satse på mindre transistorer. Geekerwans nedtagning og die-billeder offentliggjort af Kurnal Insights viser et lag med fokus på beregningslogik og et andet med SRAM og cache. Det kan øge chippenes effektive tæthed og forkorte nogle forbindelser, men de rapporterede tal beviser ikke, at processoren er fremstillet med en førende transistorproces.
3
11
13
To dies med forskellige opgaver
De to dies ser ud til at have samme størrelse: cirka 11,13 × 10,84 mm, svarende til 120,65 mm² hver. Ifølge rapporterne tager det ene lag sig primært af beregningerne, mens det andet rummer SRAM og cache samt blandt andet I/O- og clockkredsløb.
11
13
15
Lagene er samlet ansigt mod ansigt med kobber-til-kobber-hybrid bonding. Den rapporterede afstand mellem forbindelsespunkterne er omkring 1,5 mikrometer, hvilket giver mulighed for tætte, lodrette forbindelser mellem lagene.
1
3
15
Rapporterne nævner også cirka 50 millioner lodrette forbindelser og omkring 80.000 gennemgående siliciumvias (TSV'er). Det er forskellige typer forbindelser, så tallene skal hverken lægges sammen eller opfattes som ensartede mål. Kilderne beskriver desuden TSV-forbindelsernes rute forskelligt. Det er derfor bedst at betragte tallene som separate rapporterede optællinger – ikke som et fuldstændigt, verificeret kort over alle forbindelser.
1
3
5
15
Tæthed er ikke det samme som en mindre procesnode
Nogle nedtagninger vurderer, at beregningslaget bruger SMICs N+3-proces, mens laget med fokus på SRAM bruger N+2. Det er rapporterede estimater, ikke endelig dokumentation for produktionsprocessen i hvert lag.
11
15
Huawei opgiver en effektiv tæthed på cirka 238 millioner transistorer pr. kvadratmillimeter mod omkring 155 millioner for den sammenligning, selskabet selv bruger. Det svarer til en stigning på cirka 54 procent. Tallet beskriver den rapporterede fordel ved at stable lagene; det betyder ikke, at hvert lag for sig har fået 54 procent højere transistortæthed ved at skifte til en mindre procesnode.
1
2
11
Strømforbrug og benchmarkresultater
Huawei hævder, at strømforbruget ved samme ydelse falder 41 procent for CPU'en, 58 procent for GPU'en og 66 procent for NPU'en. Det er virksomhedens egne tal, ikke målinger, som nedtagningen i sig selv har fastslået. Ved lanceringen blev det desuden rapporteret, at påstandene ikke var blevet uafhængigt efterprøvet.
1
2
48
Benchmarkbilledet er mere nuanceret end en påstand om, at chippen matcher alle flagskibsprocessorer. Ifølge rapportering om Bernstein Research klarede Kirin 9050 Pro sig bedre end Apples A17 Pro i nogle Geekbench 6-tests med flere kerner, men lå fortsat efter Apples nyere A20 Pro i den sammenligning. Det peger på fremskridt i bestemte opgaver – ikke en generel sejr på tværs af chips og tests.
49
Kirin 9050 Pro rapporteres at sidde i de dyrere Mate 90-modeller. LogicFolding er dermed en teknologi, der bruges i kommercielle produkter, ikke kun et forslag til en fremtidig chip.
6
En løsning med både muligheder og begrænsninger
Stabling giver Huawei en ekstra måde at øge den effektive tæthed på uden udelukkende at være afhængig af traditionelle procesforbedringer. Når beregning og hukommelse fordeles mellem lag, kan forskellige dele af chippen også fremstilles med forskellige processer, og nogle dataforbindelser kan blive kortere.
7
11
Til gengæld kræver løsningen, at to aktive dies fremstilles og forbindes med meget præcis bonding. De tilgængelige rapporter fastslår ikke udbytte, produktionsomkostninger eller den praktiske varmehåndtering, så de forhold er stadig usikre. Og stabling gør ikke en transistor fra en ældre proces tilsvarende en transistor fra en førende procesnode.
I lyset af USA's eksportkontrol er LogicFolding derfor bedst forstået som en måde at håndtere nogle af begrænsningerne på – ikke som dokumentation for, at Huawei har indhentet de førende procesnoder eller opbygget en helt uafhængig forsyningskæde. Chippenes forsyningskæde er fortsat ikke offentligt redegjort for i rapporteringen.
1
9