På ISCAS 2026 i Shanghai præsenterede Huawei Tau skalingsloven som en ny ramme for halvlederdesign, hvor målet er at reducere signalernes udbredelsestid frem for primært at gøre transistorerne mindre. Tilgangen kombinerer LogicFolding med optimering på enheds , kredsløbs , chip og systemniveau, blandt andet gennem U...
Research answer

Create a landscape editorial hero image for this Studio Global article: What did HUAWEI announce at the 2026 IEEE International Symposium on Circuits and Systems in Shanghai through He Tingbo’s keynote “New Semic. Article summary: At ISCAS 2026 in Shanghai, He Tingbo announced Huawei’s Tau (τ) Scaling Law: a proposed successor to traditional geometry-led scaling that treats reducing signal-propagation time as the primary route to continued semicon. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fa
Huawei brugte IEEE’s internationale symposium for kredsløb og systemer, ISCAS 2026, i Shanghai til at præsentere det, virksomheden kalder Tau-skalingsloven (τ). I en keynote med titlen New Semiconductor Path in Practice argumenterede He Tingbo for, at fremtidens chipfremskridt i mindre grad bør styres af transistorernes fysiske størrelse og i højere grad af, hvor hurtigt signaler og arbejdsopgaver bevæger sig gennem elektroniske systemer. 23
Forslaget er bedst forstået som en designramme – ikke som en ny produktionsproces. Huawei kobler Tau-skalering til LogicFolding, fælles optimering af software og hardware samt teknologier til kommunikation mellem systemets dele. Målet er at forbedre ydeevne, energieffektivitet og den reelle transistortæthed, efterhånden som traditionel geometrisk skalering bliver vanskeligere at opretholde. 12
Traditionel geometrisk skalering måler i høj grad fremskridt gennem mindre transistorstrukturer og højere transistortæthed. Huaweis foreslåede τ-skalering gør i stedet signalforsinkelse og den samlede udførelsestid til centrale optimeringsmål. Ifølge virksomheden kan lavere forsinkelser på tværs af hele teknologistakken skabe nye gevinster, selv hvis transistorernes fysiske krympning går langsommere. 235
Det betyder ikke, at transistorstørrelsen bliver irrelevant. Huawei præsenterer snarere en bredere måde at måle fremskridt på: Ved at optimere modstand, kapacitans, ledningsføring, arkitektur og dataflytning kan et system udføre nyttigt arbejde hurtigere.
Huawei opdeler tilgangen i fire niveauer, der skal optimeres samlet:
På enheds- og forbindelsesniveau er målet at reducere elektrisk modstand og parasitisk kapacitans. Begge dele bidrager til signalforsinkelse og energiforbrug. Forbedringer her kan derfor forkorte tidskonstanterne i både transistorerne og forbindelserne mellem dem. 2
På kredsløbsniveau peger Huawei på kortere ledningsføringer i de kritiske signalveje samt mindre resistiv og kapacitiv belastning. Hensigten er at få signaler hurtigere gennem logikken og samtidig reducere den energi, der kræves for hver operation. LogicFolding præsenteres som en af teknologierne, der skal understøtte dette niveau. 25
Forslaget handler ikke kun om at forbedre enkelte kredsløb. På chipniveau vil Huawei koordinere software, arkitektur og silicium ud fra de arbejdsopgaver, chippen faktisk skal håndtere. Det indebærer blandt andet optimering af instruktionsflow, dataflow og parallel udførelse i stedet for at bruge råt transistorantal som det eneste mål for kapacitet. 2
På systemniveau forbinder Huawei τ-skalering med virksomhedens UnifiedBus-forbindelse og arkitekturen “cluster + SuperPoD”. Huawei beskriver UnifiedBus som en teknologi til store AI-systemer til træning og inferens, hvor processorer forbindes med høj båndbredde, lav forsinkelse og samlet hukommelsesadressering. Dermed skal infrastrukturen kunne fungere mere som én logisk computer. 17
Det er arkitektoniske mål og virksomhedsoplysninger – ikke uafhængigt fastsatte industristandarder. Relevansen for Tau-skalering er, at kommunikationen mellem chips og servere bliver en del af den samlede ydeevne. Kortere forsinkelser i forbindelserne kan øge systemets effektive hastighed, selv når de enkelte transistorer ikke er blevet markant mindre.
Huawei oplyser, at Tau-skalering allerede er blevet anvendt i smartphone- og AI-produkter, og at virksomheden har designet og masseproduceret 381 chips baseret på tilgangen i løbet af de seneste seks år. Tallet stammer fra Huaweis egen offentliggørelse. 2
Virksomheden har desuden sagt, at Kirin-chips planlagt til efteråret 2026 bliver de første, der fuldt ud anvender LogicFolding-arkitekturen. 257
Huaweis langsigtede mål er, at avancerede chips designet efter rammeværket i 2031 skal nå en transistortæthed svarende til en 14 Ångström- eller 1,4 nanometer-proces. Det er et mål for tæthedækvivalens – ikke dokumentation for, at Huawei allerede har fremstillet en uafhængigt verificeret 1,4-nanometer-proces. 251231
Ikke endnu. Huawei positionerer τ-skalering som en mulig efterfølger eller alternativ rettesnor, fordi de historiske fremskridt fra mindre transistorer er blevet vanskeligere og dyrere at opnå. Men at kalde konceptet en “lov” gør det ikke til en universelt accepteret fysisk lov, og den tilgængelige rapportering verificerer ikke uafhængigt alle Huaweis forventede forbedringer i ydeevne, effektivitet eller tæthed.
De underliggende ingeniørprincipper – at reducere modstand, kapacitans, ledningsforsinkelse, dataflytning og kommunikationsomkostninger – er velkendte former for optimering. Huaweis særlige påstand er, at disse teknikker bør koordineres og bruges som branchens primære ramme for skalering af enheder, kredsløb, chips og komplette computersystemer. 1219
Forslaget afspejler en bredere udvikling inden for avanceret databehandling: Når forbedringerne i de førende produktionsteknologier bliver langsommere, afhænger ydeevnen i stigende grad af arkitektur, pakning, hukommelsesflytning, forbindelser og software tilpasset bestemte arbejdsopgaver.
Tau-skalering er derfor mindre en påstand om, at geometrien ikke længere betyder noget, og mere et argument for, at tiden til at gennemføre en beregning bør vægte lige så tungt som transistorernes dimensioner.
He Tingbo opfordrede samtidig til åbenhed og samarbejde mellem forskere, ingeniører og industripartnere. Hun fremstillede udviklingen af halvledere som en udfordring, der ikke kan løses af én virksomhed alene. 2
Den praktiske prøve bliver nu, om kommende Kirin- og AI-produkter kan dokumentere målbare gevinster fra LogicFolding og den bredere τ-skaleringstilgang. Indtil resultaterne er blevet vurderet uafhængigt, bør Huaweis udmelding læses som en ambitiøs halvlederkøreplan – ikke som et bevis på, at Moores lov allerede er blevet afløst.
Studio Global AI
This page includes a source-backed answer you can continue inside Studio Global.
På ISCAS 2026 i Shanghai præsenterede Huawei Tau skalingsloven som en ny ramme for halvlederdesign, hvor målet er at reducere signalernes udbredelsestid frem for primært at gøre transistorerne mindre.
På ISCAS 2026 i Shanghai præsenterede Huawei Tau skalingsloven som en ny ramme for halvlederdesign, hvor målet er at reducere signalernes udbredelsestid frem for primært at gøre transistorerne mindre. Tilgangen kombinerer LogicFolding med optimering på enheds , kredsløbs , chip og systemniveau, blandt andet gennem UnifiedBus baserede SuperPoD arkitekturer til AI beregning.
Tau skalering er endnu ikke en bredt accepteret afløser for Moores lov. Det er Huaweis egen udviklingsplan, og de mest ambitiøse gevinster mangler fortsat uafhængig validering.