Nvidia Feynman AI-chip: TSMC A16-proces, CoPoS-pakning og masseproduktion i 2028

Nvidias næste generations AI-chip-platform, med kodenavnet Feynman, repræsenterer et stort arkitektonisk spring, der forener TSMC's mest avancerede processer, ny panelbaseret emballage og indbygget optisk sammenkobling. Her er alt, hvad der vides indtil videre om platformen, det understøttende produktionsøkosystem, og hvad det betyder for den bredere AI-forsyningskæde.

Feynman-arkitektur og præstationsmål

Nvidia sigter mod masseproduktion af Feynman i anden halvdel af 2028, og virksomheden rapporteres at accelerere sin forsyningskæde for at nå denne tidsplan . På GTC 2026 gav Nvidia det første dybdegående tekniske dyk ned i arkitekturen .

Chippen er bygget på TSMC's A16-proces (en 1,6nm-klasse node), som har gate-all-around (GAA) transistorer og strømforsyning på bagsiden. TSMC planlægger A16-masseproduktion fra anden halvdel af 2026, og Nvidia forventes at være den førende kunde .

Med hensyn til ydeevne sigter Feynman mod 10× lavere pris pr. token og 5× hurtigere inferens end tidligere generationers arkitekturer .

Avanceret emballage: SoIC, CoPoS og CPO

Feynman vil kombinere tre avancerede emballageteknologier samtidigt:

• SoIC (System-on-Integrated-Chips) — TSMC's hybridbindingsteknologi til 3D-stabling af chiplets og hukommelse. Dette er en central muliggører for Feynmans design med høj båndbredde .
• CoPoS (Chip-on-Panel-on-Substrate) — TSMC's næste generations emballage, der erstatter runde wafere med store rektangulære paneler, målrettet mod ultra-store pakker, der overstiger 9,5× retikelstørrelse. Analytiker Ming-Chi Kuo udtaler, at CoPoS er planlagt til masseproduktion i 2H 2028, og Feynman forventes at være den første kunde .
• Co-packaged optics (CPO) — Feynman GPU'er er designet til at integrere siliciumfotonik direkte på GPU-pakken, hvilket overfører opskalering fra kobber-backplanes til indbygget optisk sammenkobling .

TSMC's kapacitetsudvidelse: SoIC, CoWoS og nye fabrikker

For at understøtte Feynman og andre kunder med store volumener udvider TSMC aggressivt sin avancerede emballagekapacitet:

SoIC-kapacitet: Industriprognoser estimerer, at SoIC-produktionen kan nå cirka 65.000 wafers pr. måned (wfpm) i 2028 for at tilpasse sig masseadoption i AI-acceleratorer . Andre estimater forudsiger, at SoIC når 14.000 wfpm ved udgangen af 2026 og 28.000 wfpm ved udgangen af 2027 .

CoWoS-kapacitet: TSMC hæver sine CoWoS-mål til mellem 115.000 og 140.000 wfpm ved udgangen af 2026 og cirka 170.000 til 190.000 wfpm i 2027 . JP Morgan kanalchecks forudsiger, at CoWoS når 220.000–225.000 wfpm ved udgangen af 2028 . TSMC's CoWoS-kapacitet er vokset med en CAGR på 80% mellem 2022 og 2027 .

Nye faciliteter: TSMC's avancerede emballagefabrikker AP7 i Chiayi og AP8 i Tainan er angiveligt forud for tidsplanen, med byggeriet accelereret . To fabrikker fra en af disse parkers første faser er allerede gået i masseproduktion fra juni 2026 . AP7 beskrives som TSMC's største campus for avanceret emballage med flere planlagte faser til at understøtte SoIC og CoPoS . AP8 fokuserer på CoWoS og forventes på sigt at have en månedlig kapacitet på over 40.000 wafere .

Nvidia Spectrum-X Ethernet Photonics CPO-switche: I produktion nu

Mens Feynman stadig er to år væk, er Nvidias co-packaged optics-teknologi allerede gået i masseproduktion i form af Spectrum-X Ethernet Photonics-switche:

• Maj 2026: Nvidia annoncerede Vera Rubin-platformen og introducerede Spectrum-X Ethernet Photonics som "nu i produktion" .
• Juni 2026: Nvidia bekræftede fuld masseproduktion af switchene, bygget på Spectrum-6-switchingsilicium med co-packaged optics .
• Juli 2026: TrendForce rapporterede, at Nvidia var begyndt at sende Spectrum-X CPO-switche i volumen til udvalgte partnere .
• 14. august 2026: Nvidia erklærede officielt, at Spectrum-X Ethernet Photonics var gået i fuld masseproduktion og kaldte det "verdens første 200G/lane CPO Ethernet-switchsystem i produktion", bygget sammen med Hon Hai, Lumentum, SPIL, TFC og TSMC .

Præstationspåstande for switchene inkluderer 4× færre lasere, 5× lavere strømforbrug, 10× bedre gennemsnitstid mellem fejl og op til 70% energibesparelser sammenlignet med konventionelle pluggable optics .

Bredere implikationer for AI-forsyningskæden

Nvidias køreplan dikterer i stigende grad TSMC's kapitaludgiftscyklus på flere områder:

• Procesnode-låsning: Nvidia er den førende kunde for TSMC's mest avancerede noder — Blackwell på 4nm, Rubin på 3nm, Feynman på A16 (1,6nm) — hvilket betyder, at hver ny Nvidia-generation trækker TSMC's næste nodeudrulning frem .
• Emballage som flaskehals: Da Feynman kræver SoIC, CoPoS og CPO samtidigt, er TSMC's kapacitetsplanlægning for avanceret emballage i stigende grad drevet af Nvidias produktcyklus snarere end generel efterspørgsel fra støberier .
• CPO-inflektion nu: Spectrum-X CPO-udrulningen i 2026–2027 fungerer som en produktionstest i den virkelige verden for TSMC's COUPE siliciumfotonikplatform — præcis den teknologi, Feynman vil være afhængig af i stor skala .
• Facilitetsacceleration: TSMC fremskynder byggeriet ved AP7 (Chiayi) og AP8 (Tainan) specifikt for at imødekomme Nvidias 2028 Feynman-tidsplan .
• Kapitaludgiftscyklus strammes: TSMC's flerårige N2/A16-kapacitetsudvidelse, der sigter mod ~90.000 WSPM ved udgangen af 2026 med 70% år-over-år vækst, er i stigende grad synkroniseret med Nvidias toårige GPU-arkitektur-kadence .

Central usikkerhed: Nogle rapporter nævner, at Feynman også kan bruge Intels avancerede emballage eller glassubstrater, hvilket ville komplicere det eksklusive TSMC-Nvidia-forhold. Dette er fortsat ubekræftet af primære kilder .