Intel Razor Lake: Det siger læk om bLLC, TSMC-processer og Titan Lake

Det ligner ikke nødvendigvis et komplet arkitekturskifte. Ifølge flere rapporter kan billige og mellemklassemodeller genbruge en betydelig del af Nova Lake-silicium, mens de kraftigste desktop- og HX-modeller får nyere compute-tiles.

N2X blev senere ændret til N2P V2

De første oplysninger knyttede Razor Lakes compute-tiles til TSMC's performanceorienterede N2X-proces. Det ville have peget på et design med fokus på høje frekvenser og stor strømkapacitet – potentielt med højere lækstrøm og dårligere energieffektivitet som bagside.

Den vigtige opdatering er, at kilden senere ændrede oplysningerne: Razor Lake skulle bruge TSMC N2P V2 i stedet for N2X. N2X bør derfor betragtes som et tidligere rygte og ikke som den aktuelle hovedpåstand.

Det er også uklart, om den nyeste proces kun skal bruges til compute-tilen, mens andre tiles – eller AX-designet – fremstilles med en anden teknologi. Det er væsentligt, fordi Intels chipletbaserede processorer kan kombinere komponenter, der er udviklet til forskellige formål og produceret på forskellige processer.

Der findes indtil videre ingen bekræftet proces for Razor Lake, og node-rygterne alene kan ikke bruges til at udlede en pålidelig ydelse.

Nye kerner kan blive forbeholdt topmodellerne

Den mest gennemgående arkitekturpåstand er, at almindelige og avancerede Razor Lake-S- og Razor Lake-HX-processorer kombinerer:

• Griffin Cove-P-kerner til krævende og latenstidsfølsomme opgaver
• Arctic Wolf-E-kerner til baggrundsarbejde og stærkt parallelle belastninger

Roadmap-oplysninger tyder på, at Intel kan reservere Griffin Cove til de bedste desktop- og HX-modeller, mens andre Razor Lake-varianter fortsat kan bruge designs fra Nova Lake-generationen.

Den rygtede Razor Lake-AX-konfiguration er anderledes. Her beskriver rapporter en mulig kombination af Nova Lakes Coyote Cove-P-kerner og Arctic Wolf-E-kerner. Det ville passe til et produkt, hvor stor integreret grafik og effektivitet på systemniveau er vigtigere end en helt ny CPU-arkitektur.

Også denne konfiguration er dog spekulativ. Intel har hverken bekræftet Razor Lake-AX eller sagt, at modellen overhovedet kommer på markedet.

bLLC kan gøre Razor Lake-HX til Intels første laptopgeneration med stor cache

Intels angivelige bLLC – “big last-level cache” – skal øge den cachemængde, der er tilgængelig for processoren. Teknologien bliver ofte beskrevet som Intels svar på AMD's 3D V-Cache, især i gamingprocessorer.

Den rygtede udrulning ser sådan ud:

1. Nova Lake til desktop: Udvalgte konfigurationer kan ifølge læk få bLLC, muligvis med op til 288 MB L3-cache fordelt på to compute-tiles.
2. Nova Lake til bærbare: De nuværende oplysninger tyder på, at laptopchips i første omgang kan blive lanceret uden bLLC.
3. Razor Lake-HX: Generationen efter Nova Lake skulle ifølge rygtet bringe bLLC til Intels højtydende laptopserie for første gang.

Det vil placere Razor Lake-HX i direkte konkurrence med AMD's Ryzen HX3D-gamingbærbare, hvor ekstra cache skal forbedre ydelsen i opgaver, der har fordel af at holde mere data tæt på CPU-kernerne. Lækket afslører dog hverken cachekapacitet, konkrete modeller, strømgrænser, laptopproducenter eller en lanceringsplan.

Den praktiske effekt kan heller ikke vurderes ud fra cachemængden alene. Gamingydelsen vil afhænge af den endelige kernearkitektur, clockfrekvenser, hukommelsessystem, strømbegrænsninger, firmware og de enkelte spil.

Hvad kan Razor Lake-AX blive?

Razor Lake-AX beskrives som en APU med stor integreret grafik snarere end som en traditionel desktop- eller HX-processor. Den skulle være rettet mod kompakte højtydende systemer, hvor en kraftig integreret GPU spiller en central rolle – blandt andet produkter i samme klasse som AMD's Ryzen AI Max “Halo”-platform.

Nogle roadmap-oplysninger antyder, at AX kan genbruge en ældre eller Nova Lake-baseret compute-tile, mens Intel især fokuserer på grafik og integration på platformniveau. Det vil gøre AX strukturelt anderledes end de kraftigste S- og HX-modeller, som oftere forbindes med nye Griffin Cove-compute-tiles.

Dette er samtidig en af de mindst sikre dele af køreplanen. Foreløbig HWiNFO-understøttelse og roadmap-referencer kan vise, at et kodenavn bliver fulgt, men de beviser ikke, at Intel lancerer et detailprodukt med de rygtede specifikationer.

Titan Lake ligger længere ude i horisonten

Separate roadmap-rapporter placerer Titan Lake efter Razor Lake, muligvis i 2028. Den mest ambitiøse version af historien siger, at Intel kan samle det traditionelle skel mellem P- og E-kerner under en fælles Copper Shark-arkitektur.

Det ville være en større ændring end den overgang, der indtil videre forbindes med Razor Lake. Dokumentationen er dog endnu mere foreløbig. Forskellige roadmap-rapporter er uenige om blandt andet kernenavne og produktsegmentering, så Copper Shark bør indtil videre ses som et langsigtet kodenavn – ikke som en bekræftet arkitektur.

Hvad ved vi faktisk?

Det vigtigste er at skelne mellem den overordnede retning i lækkene og de konkrete specifikationer, som endnu ikke er verificeret.

Relativt gennemgående temaer:

• Flere rapporter forventer, at Razor Lake følger efter Nova Lake i slutningen af 2027.
• Desktop-S- og højtydende HX-varianter forbindes igen og igen med familien.
• bLLC til bærbare forbindes med Razor Lake snarere end Nova Lake.
• Griffin Cove og Arctic Wolf nævnes gentagne gange i forbindelse med mindst nogle Razor Lake-modeller.

Stadig uafklaret:

• Om processen bliver TSMC N2P V2, N2X eller en blandet konfiguration
• Hvilke Razor Lake-modeller der får nye compute-tiles
• Om AX faktisk kommer på markedet, og hvilket silicium den i så fald genbruger
• Cachemængde, modelnumre, strømgrænser og lanceringstidspunkt for mobile bLLC-modeller
• Titan Lakes endelige arkitektur og forholdet til Copper Shark

Intel har ikke officielt annonceret Razor Lake, Razor Lake-S, Razor Lake-HX, Razor Lake-AX, Griffin Cove, Arctic Wolf, mobile bLLC-produkter eller Titan Lake. Indtil virksomheden selv offentliggør produktdetaljer, eller der dukker færdig hardware op, bør kodenavne, datoer, cachetal og procesangivelser læses som foranderlige roadmap- og leakerpåstande – ikke som endelige specifikationer.