AnswersPublished35 sources
AMD MI455X og Helios: 432 GB HBM4 i en AI-rack med 72 GPU’er
AMD Instinct MI455X bygger på CDNA 5 med otte TSMC N2 compute chiplets, N3P chiplets til fabric, cache og I/O samt 12 HBM4 stakke med i alt 432 GB hukommelse og 23,3 TB/s båndbredde. En Helios rack samler 72 MI455X GPU’er i 18 bakker med fire GPU’er og leverer ifølge AMD op til 2,9 exaflops FP4 beregning, 31 TB HBM4...
Udgivet afRedigeret med GPT-5.6 LunaBilleder genereret med GPT Image 1.5
Research answer
Key takeaways
- AMD Instinct MI455X bygger på CDNA 5 med otte TSMC N2 compute chiplets, N3P chiplets til fabric, cache og I/O samt 12 HBM4 stakke med i alt 432 GB hukommelse og 23,3 TB/s båndbredde.
- En Helios rack samler 72 MI455X GPU’er i 18 bakker med fire GPU’er og leverer ifølge AMD op til 2,9 exaflops FP4 beregning, 31 TB HBM4 og 1,7 PB/s samlet hukommelsesbåndbredde.
- AMD’s større strategi er systembaseret: EPYC Venice processorer, Pensando Vulcano netværk, UALink over Ethernet, ROCm og Meta kompatible Open Rack Wide standarder skal fungere som én AI platform.
AI Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: What architectural and system-level details did AMD reveal at Hot Chips 2026 about its Instinct MI400 series—especially the MI455X’s TSMC N2. Article summary: AMD’s Hot Chips message was that MI400 is not merely a faster accelerator: it is the compute building block for a vertically integrated, open-standard AI rack. The flagship MI455X combines a large chiplet GPU, unusually . Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
AMD’s præsentationer ved Hot Chips 2026 viste, at Instinct MI400-serien skal være mere end en ny generation af acceleratorer. Flagskibet MI455X er selve compute-modulet i Helios – en rackbaseret platform, der samler GPU’er, værts-CPU’er, netværk og ROCm-software omkring åbne infrastrukturstandarder. Den mest markante hardwarefordel er hukommelsen: Hver MI455X har 432 GB HBM4, mens en Helios-rack med 72 GPU’er når op på 31 TB samlet HBM4-kapacitet. 2
3
10
MI455X: en chiplet-GPU til AI-modellernes hukommelsesproblem
MI455X bruger AMD’s femte generation af CDNA-arkitekturen. Compute-komplekset består af otte Accelerator Complex Dies (XCD’er), fremstillet hos TSMC på N2-processen, mens fabric-, cache- og I/O-funktionerne ligger på chiplets fremstillet med TSMC’s N3P-proces. AMD kombinerer chiplets med 12 HBM4-stakke i en TSMC CoWoS-L-pakke. 17
21
Opdelingen betyder, at AMD kan bruge den mest avancerede proces på de dele, der udfører beregningerne, mens fabric, cache og I/O placeres på separate chiplets. Pakken er derfor ikke blot en større monolitisk GPU, men et flerdie-system, der er bygget omkring båndbredde, produktion og forbindelser på rackniveau.
Arkitektur og beregningsmodel
AMD angiver 256 Work Group Processors (WGP’er) og 192 MB global L2-cache for MI455X. CDNA 5 introducerer desuden matrix-core-understøttelse med native Wave32-eksekvering samt understøttelse af de lavpræcisionsformater, der bruges i moderne AI-arbejdsbelastninger. 3
20
Den Hot Chips-gennemgang, der indgår i analysen, beskriver også en vej til transcendentalfunktioner med lavere latenstid – eksempelvis eksponential- og logaritmeberegninger. Den type operationer indgår blandt andet i attention, normalisering og aktiveringsfunktioner i neurale netværk. De tilgængelige kilder angiver dog ikke en konkret reduktion i latenstid, så funktionen bør ikke opfattes som et dokumenteret præstationsmål.
MI455X-specifikationer i korte træk
- Compute-arkitektur: AMD CDNA 5
- Compute-chiplets: Otte XCD’er på TSMC N2
17
- Fabric, cache og I/O: Chiplets på N3P
- Indpakning: TSMC CoWoS-L
21
- Work Group Processors: 256
3
- Global L2-cache: 192 MB
- HBM4: 12 stakke, 432 GB i alt
- Maksimal hukommelsesbåndbredde: 23,3 TB/s
- Maksimal OCP MXFP4: 40,26 PFLOPS, eller cirka 40,3 PFLOPS ifølge AMD
19
- Maksimal MXFP6: 20,13 PFLOPS
- Maksimal MXFP8: 20,13 PFLOPS
Tallene er teoretiske topværdier og ikke en garanti for den hastighed, en konkret applikation opnår. Den faktiske ydelse afhænger blandt andet af præcision, sparsitet, modelarkitektur, hukommelsesadgang, softwareudnyttelse og af, om arbejdsbelastningen kan holde alle beregningsressourcer aktive.
Hvorfor 432 GB HBM4 er vigtigt
MI455X’s mest betydningsfulde specifikation kan vise sig at være hukommelseskapaciteten snarere end den nominelle beregningskraft. De 12 HBM4-stakke giver 432 GB pr. accelerator og op til 23,3 TB/s båndbredde. 2
3
Den store kapacitet giver plads til flere modelvægte, aktiveringer og inferenstilstande – herunder key-value-cache, ofte kaldet KV-cache – før data skal fordeles på yderligere acceleratorer. Det er især relevant ved inferens, hvor længere kontekstvinduer og mange samtidige forespørgsler kan gøre KV-cache til en flaskehals.
AMD understøtter en bred vifte af CDNA 5-datatyper, blandt andet OCP MXFP4, MXFP6, MXFP8, OCP FP8, BF16, FP16, TF32, FP32 og FP64. Lavpræcisionsformaterne er målrettet effektiv AI-træning og inferens, mens den bredere formatunderstøttelse også holder arkitekturen relevant til HPC og blandede arbejdsbelastninger. 18
20
Helios gør MI455X til et system på rackniveau
Helios organiserer acceleratorerne i 18 compute-bakker, der følger Open Rack Wide-formatet, med fire MI455X-GPU’er i hver bakke. Det giver i alt 72 GPU’er. AMD angiver følgende maksimale værdier for en komplet rack:
- 2,9 exaflops FP4-beregning
- 1,4 exaflops FP8-beregning
- 31 TB samlet HBM4-kapacitet
- 1,7 PB/s samlet HBM-båndbredde
- 260 TB/s scale-up-båndbredde
- 43 TB/s scale-out-båndbredde
51
Værdien af rack’en ligger ikke blot i at gange specifikationerne for 72 GPU’er med hinanden. Helios er designet som ét samlet scale-up-domæne, hvor kommunikationen mellem acceleratorerne er en central del af arkitekturen – ikke en opgave, der overlades til separate servere. AMD’s offentliggjorte design bruger UALink over Ethernet til scale-up-forbindelser og Ethernet-baseret netværk til scale-out. 10
12
CPU’er, bakker og netværk
Hver bakke med fire GPU’er kobles sammen med en AMD EPYC “Venice”-værtsprocessor. Beskrivelser af systemarkitekturen fra Hot Chips identificerer værtsplatformen som EPYC 9006 på SP7, mens AMD beskriver Helios som en kombination af sjette generation EPYC 9006-processorer, MI455X-GPU’er og Pensando-netværk. 7
10
14
Pensando Vulcano AI-NIC’er leverer Ethernet-forbindelser på 800 Gbit/s til scale-out-trafik. AMD’s Helios-materiale angiver op til 2,4 Tbit/s scale-out-båndbredde pr. GPU i Vulcano-baserede konfigurationer. 47
Arbejdsdelingen er vigtig: GPU’en håndterer matrix- og vektorberegninger, EPYC-processoren tager sig af værts- og kontrolplansopgaver, og netværksforbindelserne flytter data internt i rack’en og videre ud i klyngen. Helios er dermed et samudviklet computersystem – ikke blot en samling ens accelerator-kort.
Open Rack Wide og ROCm som strategisk fundament
AMD tilpasser Helios til Meta’s Open Rack Wide-tilgang og de bredere rackstandarder fra Open Compute Project (OCP). Samtidig bruger virksomheden UALink- og Ethernet-baserede forbindelser i stedet for at præsentere rack’en som et lukket, proprietært system. 47
49
Den standardbaserede tilgang understøtter AMD’s argument om, at kunder skal kunne sammensætte store AI-systemer af komponenter, der kan fungere sammen. I AMD’s model består platformen af:
- Instinct MI455X: Matrix- og vektoracceleration
- EPYC Venice: Beregning på værts- og kontrolplanet
- Pensando Vulcano: Scale-out-netværk
- UALink over Ethernet: Forbindelser mellem acceleratorerne
- ROCm: Softwaremiljøet, der skal tilbyde et alternativ til CUDA-afhængig infrastruktur
ROCm fjerner ikke i sig selv det udviklingsarbejde, der følger med at flytte software mellem GPU-platforme. Kernel-understøttelse, biblioteker, compilere, modelrammeværk og værktøjer til drift afgør fortsat, hvor let en arbejdsbelastning kan flyttes. Det strategiske pointen er, at AMD forsøger at levere hele hardware- og softwarefundamentet til en stor AI-klynge – i stedet for kun at konkurrere på acceleratorens specifikationer.
Udrulning i anden halvdel af 2026 er en tidsplan – ikke et bevis på bred tilgængelighed
AMD har oplyst, at Helios er på vej i produktion, og at udrulninger begynder i anden halvdel af 2026. 4
49 Det beskriver AMD’s produktions- og udrulningsplan, men bør ikke læses som dokumentation for, at platformen allerede er bredt installeret, eller at alle de angivne rack-konfigurationer er tilgængelige i stor skala.
Microsoft har separat annonceret planer om at implementere Helios i Azure til inferens med frontier-modeller. Det giver platformen en navngiven cloud-udrulningsvej. 54
56 Som med AMD’s ydelsestal er kundernes udrulningsplaner dog ikke det samme som uafhængigt målte resultater i produktion.
Versal Premium Gen 2 udvider strategien ud over datacenter-GPU’er
AMD’s deltagelse i Hot Chips omfattede også Versal Premium Gen 2 adaptive SoC’er, som henvender sig til en anden del af computermarkedet. Produkterne er målrettet dataintensive og latenstidsfølsomme anvendelser som fysisk AI, netværk, test og måling, professionel video, luft- og rumfart, forsvar samt andre missionskritiske systemer. 31
36
38
Memory-on-Package-versionerne integrerer op til 32 GB LPDDR5X direkte i pakken. AMD angiver op til 288 GB/s forventet båndbredde og hævder, at designet kan reducere printkortets areal med op til 60 procent sammenlignet med løsninger med ekstern hukommelse. 36
41
For Versal Premium Gen 2-familien angiver AMD’s officielle specifikationer integrerede PCIe Gen6- og CXL 3.1-grænseflader samt understøttelse af LPDDR5X- og DDR5-hukommelse. 37
40
42
Nogle Hot Chips-omtaler diskuterer PCIe Gen7-kompatible transceivere og post-kvant kryptografi som dele af platformens bredere muligheder. Det autoritative produktmateriale, der indgår her, bekræfter PCIe Gen6, CXL 3.1 og sikkerhedsfunktioner som PCIe Integrity and Data Encryption, men dokumenterer ikke PCIe Gen7 eller hardwarebaseret post-kvant kryptografi som bekræftede specifikationer for alle Memory-on-Package-enheder. 37
39
40
Den vigtigste konklusion
MI455X’s hovedtal – 432 GB HBM4, 23,3 TB/s båndbredde og 40,26 PFLOPS MXFP4 – er interessante, fordi de understøtter AMD’s større systemdesign. Helios placerer 72 af disse acceleratorer i én rack med 31 TB HBM4, exaflops-klasse beregningskraft ved lav præcision, hurtige scale-up-forbindelser, EPYC-værts-CPU’er og Pensando-netværk.
AMD’s konkurrencebud er derfor lige så meget arkitektonisk som numerisk: GPU, hukommelse, fabric, værtsprocessor, NIC, rack og software skal fungere som én platform baseret på åbne standarder. Om det også giver konkurrencedygtig ydelse i produktionen, afhænger af virkelige arbejdsbelastninger, softwaremodenhed, forsyning og udrulningsskala – ikke af topværdierne alene.
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
People also ask
What is the short answer to "AMD MI455X og Helios: 432 GB HBM4 i en AI-rack med 72 GPU’er"?
AMD Instinct MI455X bygger på CDNA 5 med otte TSMC N2 compute chiplets, N3P chiplets til fabric, cache og I/O samt 12 HBM4 stakke med i alt 432 GB hukommelse og 23,3 TB/s båndbredde.
What are the key points to validate first?
AMD Instinct MI455X bygger på CDNA 5 med otte TSMC N2 compute chiplets, N3P chiplets til fabric, cache og I/O samt 12 HBM4 stakke med i alt 432 GB hukommelse og 23,3 TB/s båndbredde. En Helios rack samler 72 MI455X GPU’er i 18 bakker med fire GPU’er og leverer ifølge AMD op til 2,9 exaflops FP4 beregning, 31 TB HBM4 og 1,7 PB/s samlet hukommelsesbåndbredde.
What should I do next in practice?
AMD’s større strategi er systembaseret: EPYC Venice processorer, Pensando Vulcano netværk, UALink over Ethernet, ROCm og Meta kompatible Open Rack Wide standarder skal fungere som én AI platform.