AnswersPublished16 sources
Huawei Kirin 2026: Derfor kan 3D-stabling gøre chippen mere strømbesparende
Huawei oplyser, at Kirin 2026 med LogicFolding får omkring 55 % højere effektiv transistor tæthed og 41 % lavere strømforbrug ved samme ydelse end Kirin 9030 Pro – på samme procesteknologi. Metoden fordeler digitale, analoge og hukommelsesrelaterede kredsløb på to aktive siliciumlag, som forbindes med tæt hybrid bon...
Udgivet afRedigeret med GPT-5.6 TerraBilleder genereret med GPT Image 2
Research answer
Key takeaways
- Huawei oplyser, at Kirin 2026 med LogicFolding får omkring 55 % højere effektiv transistor tæthed og 41 % lavere strømforbrug ved samme ydelse end Kirin 9030 Pro – på samme procesteknologi.
- Metoden fordeler digitale, analoge og hukommelsesrelaterede kredsløb på to aktive siliciumlag, som forbindes med tæt hybrid bonding, så nogle lange vandrette forbindelser bliver til korte lodrette hop.
- Gevinsterne er mest oplagte i parallelle og kommunikationstunge enheder som NPU og GPU.
AI Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: How does Huawei’s upcoming Kirin 2026 mobile processor use its 3D-stacked LogicFolding architecture and hybrid bonding to raise transistor d. Article summary: Huawei’s proposal is a packaging-and-physical-design strategy, not evidence that it has matched a leading-edge lithography node. LogicFolding moves selected logic and registers from a planar layout into two face-to-face . Topic tags: general, general web, user generated, government, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermar
Huawei forsøger med LogicFolding at hente mere ydelse og bedre energieffektivitet ud af chipdesign og 3D-integration – frem for alene at gøre transistorerne mindre med en nyere procesteknologi. I den foreslåede Kirin 2026-mobilchip deles kredsløb mellem to aktive siliciumlag, der bindes ansigt mod ansigt med tæt hybrid bonding. Ideen er enkel: Kredsløb, der ofte udveksler data, skal ligge tættere på hinanden, så signalerne får kortere vej. 2
3
De oplyste forbedringer skal læses som Huaweis egne påstande, baseret på virksomhedens metode og sammenligning med Kirin 9030 Pro. De dokumenterer ikke, at Huawei har nået en tilsvarende ny litografinode, eller at alle typer opgaver får samme gevinst. 2
3
Hvad LogicFolding ændrer
På en traditionel, flad chip ligger logikken hovedsageligt i ét siliciumplan. Når designet bliver større, skal data- og kloksignaler nogle steder krydse lange metalforbindelser. LogicFolding fordeler i stedet digitale, analoge og hukommelsesrelaterede kredsløb på aktive lag oven på hinanden. Hybrid bonds giver et tæt net af lodrette forbindelser mellem lagene. 2
3
For Kirin 2026 beskriver rapporter med udgangspunkt i Huaweis materiale en hybrid-bonding-pitch på cirka 1,5 mikrometer og omtrent 50 millioner lodrette forbindelser. Huawei oplyser, at transistortætheden efter selskabets egen målemetode stiger fra 155 MTr/mm² til 238 MTr/mm² – cirka 53,5 til 55 % – mens processen er den samme som i sammenligningsgrundlaget Kirin 9030 Pro. 3
5
Det er derfor mere præcist at kalde tallet effektiv transistor-tæthed. Forbedringen kommer af, hvordan kredsløbene placeres og forbindes, ikke nødvendigvis af at den enkelte transistor er fysisk mindre.
Hvorfor kortere ledninger kan spare strøm
Huaweis tekniske argument handler især om lange metalforbindelsers modstand og kapacitans. Et signal på en lang ledning bruger tid på at komme frem, og det kræver dynamisk energi at oplade og aflade ledningens kapacitans.
Ved at placere tæt forbundne logikblokke i modstående lag vil Huawei erstatte udvalgte lange, vandrette forbindelser med langt kortere lodrette hop. I princippet kan det:
- reducere forsinkelsen i tidskritiske signalveje;
- forkorte ruterne i chipens klokkefordeling;
- mindske behovet for signalforstærkere og clock-buffere;
- sænke forbindelsernes kapacitans; og
- give større timingmargen eller samme ydelse ved lavere spænding.
Det er baggrunden for Huaweis begreb Tau (τ)-skalering: Fremskridt bør ikke kun måles på transistorers dimensioner, men også på den tid, et signal bruger gennem et kredsløb og et system. Huawei præsenterer selv LogicFolding som en måde at komprimere signalernes udbredelsesforsinkelse på, samtidig med at tæthed og energieffektivitet løftes.
Fokus er på at flytte data – ikke kun at regne
Huawei siger ikke, at transistorernes skift mellem tilstande er gratis. Pointen er, at transport af data og fordeling af kloksignaler i store moderne processorer kan udgøre en betydelig del af det dynamiske strømforbrug. Hver lang strækning i metal og hver buffer, der skal drive signalet videre, øger aktiviteten og energiforbruget.
Derfor bliver fysisk nærhed vigtig. Hvis blokken, der producerer data, og blokken, der skal bruge dem, kan placeres tættere sammen, skal chippen bruge mindre tid og energi på at flytte signalerne. LogicFolding er dermed lige så meget en strategi for lokalitet i chipdesignet som en avanceret pakketeknologi. 2
Huaweis tal for Kirin 2026
Sammenligningen med Kirin 9030 Pro er en påstand ved samme ydelse: Huawei siger, at den nye arkitektur kan sænke det samlede strømforbrug med 41 % ved sammenlignelig ydelse og samtidig øge den målte transistortæthed med omtrent 55 %. Selskabet rapporterer også 5,6 % lavere effekttæthed under de angivne driftsbetingelser. 4
7
Huaweis materiale beskrives også som en markant større besparelse i stærkt parallelle delsystemer: 66 % lavere NPU-forbrug, 58 % lavere GPU-forbrug og 41 % lavere forbrug i CPU'ens store kerne sammenlignet med det tidligere flade design under den anførte sammenligning. 1
Mønstret giver arkitektonisk mening. NPU'er og GPU'er består ofte af mange regelmæssige enheder med intensiv kommunikation, hvor der kan være flere muligheder for at placere data-producenter, dataforbrugere og lokal lagring tættere sammen på tværs af lagene. En CPU kan også nyde godt af kortere forbindelser, men dens afhængigheder er mere bundne.
Hvorfor serielt CPU-arbejde er sværere
En CPU afvikler ofte serielle instruktioner, hvor én operation afhænger af resultatet fra den foregående. Den afhængighedskæde begrænser, hvor frit arbejdet kan opdeles mellem fysiske dele af chippen.
3D-placering kan stadig reducere visse lednings- og clockomkostninger, men den fjerner ikke behovet for at vente på afhængige resultater. Det er en mulig forklaring på, at Huaweis rapporterede besparelse for CPU'en er mindre end de rapporterede gevinster for NPU og GPU. 1
De svære kompromiser: Varme, udbytte og pris
Aktiv logik i flere lag skaber vanskelige konstruktionsproblemer. Varmen skal væk fra tæt pakkede aktive lag, mens strømforsyning, test, reparation og fejlsøgning bliver mere kompliceret. Justering af wafere og fejl i bindingen kan også ramme produktionsudbyttet, og flere lag kan øge både proces- og pakkeomkostninger.
Det er centralt, fordi værdien af 3D-integration afhænger af stabil produktion i store mængder – ikke kun af et attraktivt resultat fra det fysiske chipdesign. Reuters har beskrevet Huaweis bredere tilgang som en mulig vej uden om nogle af de begrænsninger, sanktionerne har skabt, men understreget, at det fortsat er uafklaret, om der er tale om et egentligt gennembrud.
Planen for Kirin 2027
Næste skridt på Huaweis køreplan er mere ambitiøst: en 1 µm hybrid-bonding-pitch og over 100 millioner lodrette forbindelser i Kirin 2027. Huawei har desuden beskrevet et mål om 47 % lavere strømforbrug ved samme ydelse og på længere sigt en 720 nm pitch for det øverste metallag, mens antallet af lodrette forbindelser fortsat skal være over 100 millioner. Det er fremadrettede mål – ikke uafhængigt bekræftede resultater fra færdige produkter. 1
5
En finere pitch kan gøre lodrette forbindelser relevante for en større del af chiplogikken. Til gengæld skærpes kravene til præcis justering, fejlkontrol, designværktøjer, varmestyring og test.
Hvad eksportrestriktionerne betyder
LogicFolding er strategisk interessant, fordi metoden søger forbedringer uden udelukkende at afhænge af adgang til det nyeste litografiudstyr. Men den får ikke produktionsbegrænsningerne til at forsvinde. USA's eksportkontrol omfatter fortsat kategorier af chips, udstyr og relateret teknologi, der er vigtige for avanceret chipproduktion i Kina.
Huaweis 3D-tilgang bør derfor ses som en supplerende vej til skalering: Den kan potentielt hente mere kapacitet ud af en given procesteknologi, men kræver stadig avanceret bonding, metrologi, designautomatisering og produktionsstyring.
Konklusion
Huaweis forslag til Kirin 2026 flytter fokus i chipudviklingen mod kortere signalveje. To aktive lag, koblet sammen med hybrid bonding, kan øge placeringstætheden og mindske den forsinkelse og energi, der følger med lange forbindelser – især i parallelle, datatunge blokke som NPU'er og GPU'er.
De store tal – omkring 55 % højere effektiv transistor-tæthed og 41 % lavere strømforbrug ved samme ydelse – er fortsat Huaweis egne påstande. Den afgørende prøve bliver, om arkitekturen kan leve op til løfterne om effektivitet, køling, produktionsudbytte og pris i mobilchips, der faktisk kommer på markedet i stor skala. 2
3
7
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
People also ask
What is the short answer to "Huawei Kirin 2026: Derfor kan 3D-stabling gøre chippen mere strømbesparende"?
Huawei oplyser, at Kirin 2026 med LogicFolding får omkring 55 % højere effektiv transistor tæthed og 41 % lavere strømforbrug ved samme ydelse end Kirin 9030 Pro – på samme procesteknologi.
What are the key points to validate first?
Huawei oplyser, at Kirin 2026 med LogicFolding får omkring 55 % højere effektiv transistor tæthed og 41 % lavere strømforbrug ved samme ydelse end Kirin 9030 Pro – på samme procesteknologi. Metoden fordeler digitale, analoge og hukommelsesrelaterede kredsløb på to aktive siliciumlag, som forbindes med tæt hybrid bonding, så nogle lange vandrette forbindelser bliver til korte lodrette hop.
What should I do next in practice?
Gevinsterne er mest oplagte i parallelle og kommunikationstunge enheder som NPU og GPU.
Sources
windowsforum.comHuawei LogicFolding Targets 1.4nm Density, Not a 1.4nm Node
trendforce.com[News] Huawei Expands Tau Scaling Law V2 Paper, Highlighting LogicFolding Path to Ascend AI Chips in 2030
technetbooks.comHuawei Kirin 2026 Silicon Development Features ...
nationpress.comHuawei Kirin 2026 chip boosts transistor density 55% via ...