TSMC slår omsætningsrekord – CEO advarer: AI-chipmangel varer i årevis

Taiwan Semiconductor Manufacturing Company (TSMC) har netop leveret sit stærkeste månedlige salg nogensinde. Rekordomsætningen giver et direkte indblik i den umættelige globale efterspørgsel på computerkraft til kunstig intelligens (AI). Samtidig advarede selskabets administrerende direktør om, at denne efterspørgsel vil overstige udbuddet i årevis, og han løftede sløret for en revolutionerende ny pakningsteknologi, der vil definere den næste æra inden for AI-hardware.

Rekordomsætning drevet af umættelig AI-efterspørgsel

TSMC's konsoliderede omsætning for maj 2026 nåede et historisk månedligt højdepunkt på 416,98 mia. nye taiwanske dollar (NTD) , svarende til cirka 92 milliarder danske kroner . Denne milepæl overgik den tidligere månedsrekord på 415,19 mia. NTD, som blev sat i marts 2026 . Resultatet udgør en stigning på 30,1 % i forhold til maj 2025 og en sekventiel stigning på 1,5 % fra april 2026 .

For årets første fem måneder nåede den samlede omsætning op på 1.961,80 mia. NTD, eller cirka 430 mia. danske kroner, hvilket er et hop på 30,0 % sammenlignet med samme periode i 2025 . Analytikere havde forventet en stigning på 35 % i andet kvartals salg, og selskabets kombinerede omsætning for april og maj lå allerede på omkring 24 % vækst, hvilket baner vejen for endnu et rekordkvartal .

Resultaterne understreger, at den globale virksomhedsrus for at opbygge AI-infrastruktur fortsat er en kraftig og vedvarende medvind for verdens største kontraktbaserede chipproducent .

Direkte advarsel fra topchefen: 'Vi kan kun producere en vis mængde'

På selskabets årlige generalforsamling i Hsinchu den 4. juni 2026 leverede bestyrelsesformand og administrerende direktør C.C. Wei en nøgtern prognose sideløbende med de stjerneregnskabsmæssige resultater. Han advarede om, at TSMC's globale chipforsyning ikke vil være i stand til at imødekomme den AI-drevne efterspørgsel i "meget lang tid", og at det er produktionskapaciteten – ikke kun wafer-ordrerne – der er den grundlæggende flaskehals .

"Vi arbejder meget hårdt, men efterspørgslen er høj, og vi kan kun producere en vis mængde," sagde Wei til aktionærerne og bekræftede, at kapaciteten på avancerede noder i praksis er udsolgt, og at efterspørgslen ligger cirka 25 % til 30 % over, hvad TSMC aktuelt kan producere . Denne strukturelle mangel forventes at fortsætte, selv når mere produktionskapacitet kommer online i USA i løbet af de næste par år .

Prisstrategi: Disciplin frem for grådighed

Wei trak en skarp linje mellem TSMC's tilgang og de aggressive prisstigninger, man har set i hukommelseschipindustrien. Han udelukkede udtrykkeligt at indføre den samme slags pludselige, ustabile prisstigninger og fremstillede beslutningen som en forpligtelse til langsigtede kunderelationer .

"Det er ikke holdbart. Vi fokuserer på at opbygge tillid på lang sigt," sagde Wei og adskilte TSMC's model fra spotmarkedslignende prisfastsættelse .

Dette betyder dog ikke, at priserne er flade. Da han direkte blev spurgt, om han gerne ville hæve priserne, svarede Wei: "Det ville jeg gerne... vi er stadig nødt til at tjene penge," hvilket indikerer, at gradvise prisjusteringer er på bordet . Rapporter antyder, at TSMC planlægger prisstigninger på 5-10 % for sine avancerede procestrin i 2026, drevet af inflationspres på materialer, udstyr og produktionsomkostninger .

Konklusionen er klar: TSMC's priser vil stige støt og forudsigeligt – ikke brat. Det er et kritisk signal for hele elektronikforsyningskæden.

Det næste store spring: Indblik i CoPoS-pakningsteknologien

Ud over den øjeblikkelige kapacitetsklemme forbereder TSMC et fundamentalt skifte i, hvordan de mest kraftfulde AI-chips samles. Dets næste generations avancerede pakningsteknologi, kaldet CoPoS (Chip-on-Panel-on-Substrate) , er på en accelereret vej mod masseproduktion i anden halvdel af 2028, ifølge den fremtrædende analytiker Ming-Chi Kuo og adskillige industrirapporter .

Hvad er CoPoS?

CoPoS er en "fan-out panel-level packaging" (FOPLP)-løsning, der repræsenterer en radikal afvigelse fra den traditionelle 300 mm runde silicium-wafer, som har været industristandarden i årtier. I stedet bruger den store, rektangulære paneler – typisk 310 mm × 310 mm i den nuværende fase – til at samle chips .

Den tekniske arkitektur involverer en kerne af glas-substrat med ABF-opbygningslag (Ajinomoto Build-up Film) på begge sider. Selve chipsene placeres på overfladen af disse lag, og forbindelserne håndteres af et omfordelingslag (RDL) på chipsiden og selve ABF-lagene . Dette design muliggør enorme, komplekse pakker, som er fysisk umulige med den nuværende CoWoS-teknologi (Chip on Wafer on Substrate).

Hvorfor det er vigtigt for AI

Skiftet fra runde wafers til firkantede paneler løser en kritisk produktionsflaskehals for den næste generation af AI-acceleratorer. En 300 mm rund wafer har en arealudnyttelsesgrad på cirka 57 %. Et firkantet 310 mm × 310 mm panel presser udnyttelsen over 87 %, hvilket giver mere end fem gange så meget anvendeligt areal .

Dette har en dramatisk indvirkning på outputtet. For en stor chip som Nvidias B200-klasse GPU kan et standard CoWoS-substrat give omkring 4 enheder. Det samme areal på et CoPoS-panel kan producere mellem 9 og 16 enheder, hvilket dramatisk forbedrer produktionsøkonomien .

CoPoS er eksplicit designet til ultrastore pakker, der overstiger 9,5 gange standardfotomaskestørrelsen (reticle size) – heterogene systemer, der er så store, at de simpelthen ikke kan bygges med nutidens værktøjer . Det er den type chips, der kræves til næste årtis AI-modeller.

Målet: Nvidias Feynman AI GPU

Flere rapporter, herunder fra Ming-Chi Kuo, peger på Nvidias næste generations Feynman AI GPU-arkitektur som det sandsynlige debutprodukt for CoPoS . Mens tidlige rygter kort nævnte Intels egne næste generations chips, identificerer den nuværende konsensus klart Nvidia som den førende kunde .

Nvidia forventes at parre Feynman-arkitekturen med TSMC's avancerede A16-procestrin, som efter planen skal begynde masseproduktion i anden halvdel af 2026, med en chip-lancering målrettet 2028 . Ved at sikre sig tidlig adgang til både A16-processen og den nye CoPoS-pakning cementerer Nvidia en flerårig konkurrencefordel inden for AI-hardware .

En global produktionstidslinje

Udviklingstidslinjen er allerede i gang med parallelle indsatser i Taiwan og USA:

• Pilotlinje (Taiwan): TSMC's CoPoS-pilotlinje etableres på deres Longtan-fabrik, drevet af datterselskabet VisEra. Leverancer af værktøj til R&D-teams begyndte i februar 2026, og den fulde pilotlinje er på vej til at være færdig inden juni 2026 . Prøveproduktion forventes i slutningen af 2026 til starten af 2027, efterfulgt af procesvalidering i 2028 .
• Masseproduktion (Taiwan): Masseproduktion på TSMC's nye Chiayi-fabrik forventes at rampe op mellem anden halvdel af 2028 og 2029 .
• Ekspansion i USA: TSMC planlægger en dedikeret CoPoS-pakkefabrik i Arizona, med præproduktion målrettet slutningen af 2027 og masseproduktion i 2029. Dette markerer et strategisk skift for at sikre hele AI-beregningsstakken på amerikansk jord .

Strategisk betydning

CoPoS er ikke kun et omkostningsbesparende tiltag; det er et defensivt og offensivt strategisk våben. Det udvider TSMC's overvældende førerskab inden for avanceret pakning, og Kuo vurderer, at konkurrencefordelen vil være synlig frem til cirka 2032 . For AI-industrien vil det åbne op for en ny klasse af fysisk større og mere kraftfulde acceleratorer ud over grænserne for den nuværende teknologi og dermed holde Moores lov i live i en æra med massive AI-modeller.