AnswersPublished20 sources
Kirin 2026 giver Huawei et argument for τ-skalering – med et vigtigt forbehold om varme
Huawei oplyser, at Kirin 2026 har cirka 55 % højere transistortæthed. Ved samme ydelse faldt strømforbruget ifølge virksomheden med 66 % i NPU'en, 58 % i GPU'en og 41 % i CPU'ens performance kerne.
Udgivet afRedigeret med GPT-5.6 TerraBilleder genereret med GPT Image 2
Research answer
Key takeaways
- Huawei oplyser, at Kirin 2026 har cirka 55 % højere transistortæthed. Ved samme ydelse faldt strømforbruget ifølge virksomheden med 66 % i NPU'en, 58 % i GPU'en og 41 % i CPU'ens performance kerne.
- For NPU'en angiver Huawei, at 29 TOPS kunne leveres med 63 % lavere clockfrekvens og en spænding på 0,55 V mod 0,85 V, mens effekttætheden faldt omkring 73 %.
- DSP'en er den afgørende undtagelse: Det samlede strømforbrug faldt angiveligt 25 %, men effekttætheden steg 24 %.
AI Prompt
openai.comCreate a landscape editorial hero image for this Studio Global article: How does He Tingbo’s September 2026 ChinaXiv paper on shipping-path Huawei Kirin 2026 silicon use measured results to support the Tau (τ) Sc. Article summary: The paper’s central empirical claim is not that stacking automatically cools logic, but that, in this implementation, folding reduced enough wiring and clock-distribution energy to more than offset higher device density.. Topic tags: general, academic, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, char
Huaweis studie af Kirin 2026 er den første empiriske afprøvning af virksomhedens τ-skalering. Pointen er ikke, at vertikal integration i sig selv køler en chip. Huaweis argument er, at LogicFolding kan forkorte signalveje og mindske energiforbruget i clock-distributionen så meget, at en tættere chip kan udføre den samme opgave med lavere strømforbrug.
Det er dog vigtigt at læse resultaterne med det rette forbehold: Der er tale om virksomhedens egne målinger i et preprint – ikke en uafhængig, fuld termisk certificering af chip og pakke. 1
4
Tallene: højere tæthed, lavere strømforbrug ved samme ydelse
Huawei sammenligner Kirin 2026 med en tidligere plan chiparkitektur og angiver, at transistortætheden er steget fra cirka 155 millioner til 238 millioner transistorer pr. mm². Det svarer til omtrent 55 %.
Ved sammenlignelig ydelse rapporterer virksomheden følgende reduktioner i strømforbrug: 1
2
- 66 % for NPU'en
- 58 % for GPU'en
- 41 % for CPU'ens performance-kerne
Det er Huaweis væsentligste modargument til påstanden om, at mere 3D-logik nødvendigvis giver mere varme. Hvis den samme opgave løses med mindre effekt, kan den samlede varme, der skal ledes bort, være lavere ved netop det driftspunkt. Men det betyder ikke, at alle belastninger, pakker eller lokale varmezoner nødvendigvis bliver køligere. 1
6
NPU'en har den største besparelse
Ved den samme NPU-ydelse på 29 TOPS – billioner af operationer pr. sekund – angiver Huawei, at Kirin 2026 kunne køre med 63 % lavere clockfrekvens. Spændingen faldt fra 0,85 V til 0,55 V, og effekttætheden blev ifølge virksomheden cirka 73 % lavere. I en ydelsesorienteret tilstand oplyses NPU'en at kunne nå op til 70 TOPS. 1
20
Forklaringen er i princippet enkel: Kortere signalveje kan reducere forsinkelsen i chipens kritiske dataveje. Det giver designeren et større timing-margen, som kan bruges til lavere frekvens og især lavere spænding uden at miste gennemløb. Da dynamisk effekt afhænger kraftigt af både spænding og frekvens, kan kombinationen give en stor energigevinst.
Tallet på 70 TOPS viser samtidig den modsatte prioritering. Det samme timing-margen kan bruges på højere ydelse frem for energibesparelse. τ-skalering er altså ikke en automatisk lov om lavere strømforbrug.
GPU og CPU: hvorfor gevinsterne ikke er ens
For GPU'en oplyser Huawei, at den fastholdt 61 fps ved omkring 200 mV lavere spænding og brugte 58 % mindre strøm ved sammenlignelig ydelse. 3
21
NPU'er og GPU'er er stærkt parallelle og afhænger ofte af mange dataoverførsler og omfattende clock-distribution. Derfor kan de have særlig gavn af, at lange forbindelser erstattes af kortere, vertikale forbindelser.
CPU'ens performance-kerne har derimod mere komplekse kontrolafhængigheder, cache-strukturer og forsinkelseskrav. Det er en sandsynlig teknisk forklaring på den mindre, men stadig betydelige, oplyste besparelse på 41 %. Det er dog ikke en uafhængigt bekræftet årsagsanalyse af Huaweis målinger. 1
Hvad LogicFolding ændrer fysisk
LogicFolding fordeler dele af et ellers plant kredsløb på aktive, vertikale lag, som forbindes med hybrid bonding. Formålet er at omdanne udvalgte lange, vandrette signalveje til korte, lodrette forbindelser. Huawei beskriver τ som signalets udbredelsestid i den kritiske datavej og LogicFolding som en metode til at reducere denne forsinkelse. 1
4
Ifølge papiret bliver ledningslængden i foldede signalveje typisk reduceret med 20 % og med op til 70 % i kritiske veje. I én undersøgt blok blev clock-ledningsføringen reduceret med 28 %, mens antallet af clock-buffere faldt fra omkring 43.600 til 19.000. 1
Det har betydning ud over ren hastighed. Kortere ledninger og færre buffere kan mindske den kapacitans, der løbende skal oplades og aflades. Dermed kan både energien til forbindelser og til clock-distribution falde. Det er den tekniske kæde, Huawei bruger til at forbinde kortere kritiske veje med lavere spænding og lavere effektforbrug.
En hybrid-bonding-pitch på 1,5 µm og omkring 50 millioner vertikale forbindelser peger på finkornet integration snarere end blot grov stabling af separate chip-dies. Et endnu finere pitch kan i teorien flytte flere forbindelser lodret, men det øger også kravene til fremstilling og design. 14
DSP'en viser den centrale begrænsning
DSP'en er den vigtigste undtagelse fra den optimistiske læsning. Huaweis tidlige foldede DSP-design skal have sænket det samlede strømforbrug med 25 %, men samtidig øget effekttætheden med 24 %, fordi arealet skrumpede hurtigere end effekten. 20
22
Det skelner mellem to begreber, der ofte blandes sammen:
- Samlet effekt: Hvor mange watt en blok bruger.
- Effekttæthed: Hvor mange watt der samles pr. arealenhed.
Effekttætheden er særlig vigtig for hotspots og lokale temperaturgrænser. Huawei omtaler for Kirin 2027 DSP en reduktion i strømforbrug på 47 % og en effekttæthed under det plane udgangspunkt. Det bør dog ses som et senere mål eller et oplyst efterfølgende resultat – ikke som bevis for, at Kirin 2026 allerede har løst problemet. 20
25
Hvad målingerne faktisk dokumenterer
Dataene understøtter en afgrænset konklusion: I denne implementering og ved de konkrete arbejdsbelastninger med samme ydelse ser ændringen af forbindelsernes topologi ud til at have muliggjort både højere tæthed og lavere strømforbrug i centrale blokke. Det peger på en mulig vej til forbedringer efter Moores lov uden et øjeblikkeligt skift til en ny litografisk procesnode. 1
4
Men tallene dokumenterer ikke, at:
- alle 3D-logikdesign vil bruge mindre strøm eller være køligere,
- lavere effekt i en chipblok svarer til en komplet termisk vurdering af hele chip-pakken,
- fordelene holder ved langvarige belastninger, andre omgivelsestemperaturer eller andre frekvensvalg,
- fremtidig skalering til finere bonding-pitch kan opnås med acceptabelt udbytte og acceptable omkostninger.
Huaweis idé er at behandle τ – signalernes transporttid – som en central designvariabel i stedet for kun at fokusere på geometrisk krympning. Kortere forsinkelse giver flere valgmuligheder mellem ydelse og energiforbrug. Men bruges hele timing-margenen til højere frekvens, kan energi- og varmefordelen blive mindre eller forsvinde.
Der er også fortsat vanskelige udfordringer: wafer-warping, præcis justering mellem lagene, fejl og udbytte ved finere bonding-pitch, strømforsyning, signalintegritet samt EDA-værktøjer, der kan optimere termiske, elektriske og fysiske begrænsninger samlet.
Kirin 2026 er derfor et interessant datapunkt for, at 3D-integration kan bruges til bedre energieffektivitet. Det er ikke en endelig løsning på varmeudfordringen i 3D-logik. 1
6
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
People also ask
What is the short answer to "Kirin 2026 giver Huawei et argument for τ-skalering – med et vigtigt forbehold om varme"?
Huawei oplyser, at Kirin 2026 har cirka 55 % højere transistortæthed. Ved samme ydelse faldt strømforbruget ifølge virksomheden med 66 % i NPU'en, 58 % i GPU'en og 41 % i CPU'ens performance kerne.
What are the key points to validate first?
Huawei oplyser, at Kirin 2026 har cirka 55 % højere transistortæthed. Ved samme ydelse faldt strømforbruget ifølge virksomheden med 66 % i NPU'en, 58 % i GPU'en og 41 % i CPU'ens performance kerne. For NPU'en angiver Huawei, at 29 TOPS kunne leveres med 63 % lavere clockfrekvens og en spænding på 0,55 V mod 0,85 V, mens effekttætheden faldt omkring 73 %.
What should I do next in practice?
DSP'en er den afgørende undtagelse: Det samlede strømforbrug faldt angiveligt 25 %, men effekttætheden steg 24 %.
Sources
arxiv.orgHuawei's 𝜏 Chip Was Supposed to Melt? - arXiv
huawei.comHUAWEI Presents the Tau (τ) Scaling Law, Enabling ...
trendforce.com[News] Huawei Addresses Tau Scaling Heat Concerns as Kirin 2026 Tests Show ~55% Higher Density but Lower Power
en.sedaily.comHuawei Rebuts Overheating Doubts Over Tau Scaling Law Chips