Intel zvažuje pro proces 14A2 napájení z obou stran čipu. Proti TSMC ale zaostává v termínech

Cesta Intelu k čipům třídy 1,4 nm může nabrat nečekaný technický směr. Podle nejnovějších zpráv z oboru společnost zvažuje, že u varianty 14A2 nahradí běžné napájení pouze ze zadní strany čipu architekturou, která bude energii přivádět současně z přední i zadní strany ^M.

Tento krok má Intelu pomoci zvýšit hustotu tranzistorů v době, kdy se zostřuje konkurence ze strany procesů TSMC A14 a Samsung SF1.4 ^M. Samotný Intel ale přesné parametry varianty 14A2 ani její finální podobu v dostupných zdrojích dosud nepotvrdil.

Co se má u 14A2 změnit

Základní proces Intel 14A používá technologii PowerDirect, tedy síť pro napájení vedenou zadní stranou waferu — polovodičového substrátu, z něhož se vyrábějí jednotlivé čipy ^ME. U údajné varianty 14A2 by část napájení zůstala na zadní straně, zatímco další napájecí cesty by vedly také předními kovovými vrstvami čipu ^M.

Smyslem této takzvané duální architektury je umožnit jemnější rozteče kovových vrstev a vyšší hustotu tranzistorů než u základní implementace 14A ^M:

• Rozteč vrstvy M0 u 14A: 28 nm ^M.
• Cílová rozteč M0 u 14A2: přibližně 21 nm ^M.

K dosažení menší rozteče mají přispět mimo jiné úpravy spojené s vícenásobným vzorováním (double patterning) ^M. Základní 14A podle Intelu nabízí až přibližně 30% zvýšení hustoty čipu oproti procesu 18A ^E. U 14A2 se proto očekává ještě vyšší hodnota, konkrétní číslo však Intel v dostupných materiálech nezveřejnil ^ME.

Proč se Intel vydává složitější cestou

Hlavním důvodem je konkurenční tlak. Intel se snaží nabídnout výrazný rozdíl oproti procesům TSMC A14 a Samsung SF1.4, které patří do stejné 1,4nm třídy ^M. Samotné napájení ze zadní strany už nemusí pro další zvyšování hustoty stačit, a duální přístup by proto mohl otevřít prostor pro agresivnější zmenšování rozměrů.

Technické řešení však není bez kompromisů. U velmi jemné rozteče může výrazně narůst elektrický odpor a současné návrhy nanokřemíkových průchodů (nTSV) nemusí zvládat tak vysoké proudové zatížení ^M. Podle dostupné zprávy proto Intel zvažuje složenou strukturu, v níž by hlavním zdrojem zůstala zadní napájecí síť, zatímco část energie by se rozdělovala přes přední kovové vrstvy ^M.

Roadmapa Intelu: rozhodující bude rok 2026

Nejbližším klíčovým bodem není samotná výroba, ale PDK — Process Design Kit, tedy sada pravidel, modelů a nástrojů, které zákazníkům umožňují navrhovat čipy pro konkrétní výrobní proces.

Milník	Termín	Zdroj
Externí vydání PDK 0.5	začátek roku 2026, již distribuováno	EWD
Externí distribuce PDK 0.9	říjen 2026	EWD
Období závazků zákazníků	2. polovina 2026 až 1. polovina 2027	B
Zkušební výroba (risk production)	2028	EGBWS
Velkoobjemová výroba (HVM)	2029	EGBWS

Generální ředitel Intelu Lip-Bu Tan označil verzi PDK 0.9 za zásadní kontrolní bod pro jednání se zákazníky — dokonce za „svatý grál“ procesu 14A ^W. Aktuální plán představuje přibližně roční posun oproti dřívějšímu harmonogramu, který počítal se zkušební výrobou už v roce 2027 ^S.

Intel vs. TSMC a Samsung

Společnost	Název uzlu třídy 1,4 nm	Zkušební výroba	Velkoobjemová výroba
Intel	14A / uváděná varianta 14A2	2028	2029
TSMC	A14	V dostupných zdrojích neuvedeno	2028 BBT
Samsung	SF1.4	V dostupných zdrojích nepotvrzeno	V dostupných zdrojích nepotvrzeno

TSMC podle zprávy agentury Bloomberg plánuje zahájit výrobu procesu A14 v roce 2028 ^B. Stejný termín velkoobjemové výroby uvádějí i další dostupné zdroje ^BT. První verze A14 přitom nebude obsahovat napájení ze zadní strany; varianta s těmito napájecími vodiči, označovaná jako A14P, je plánována na rok 2029 ^T.

U Samsungu dostupné podklady potvrzují pouze to, že jeho SF1.4 patří do širšího konkurenčního boje o 1,4nm technologii. Konkrétní termín zkušební nebo masové výroby v nich potvrzen není ^M.

Na první pohled tak Intel se svou plánovanou velkoobjemovou výrobou v roce 2029 zaostává za TSMC přibližně o rok. Tan však uvedl, že načasování 14A považuje za velmi blízké procesu TSMC A14 — oba se mají pohybovat ve stejné 1,4nm třídě ^W. Rozdíl tedy nemusí spočívat pouze v názvu výrobního uzlu, ale především v tom, kdy bude technologie skutečně připravena pro zákaznické čipy a ve stabilním objemu.

Intel už plánuje i období po 14A

Intel podle Tana nezůstává pouze u 14A. Společnost už zahájila vývoj dvou dalších generací výrobních procesů ^G:

• 10A — technologie třídy přibližně 1 nm, která je v rané fázi vývoje ^G.
• 7A — uzel pod hranicí 1 nm, rovněž v rané fázi vývoje ^G.

Tan tyto informace uvedl při vystoupení na 54. výroční konferenci J.P. Morgan Global Technology, Media and Communications v Bostonu ^G. Intel tím naznačuje vícegenerační plán pro takzvanou angstromovou éru, tedy období, v němž názvy procesů přestávají přesně odpovídat fyzickému rozměru konkrétní součásti tranzistoru.

Co z toho plyne

Intel 14A kombinuje tranzistory RibbonFET 2 typu gate-all-around s technologií PowerDirect pro napájení ze zadní strany a podle firmy může přinést až 30% zvýšení hustoty čipu oproti 18A ^E. U údajné varianty 14A2 se zvažuje ještě ambicióznější duální napájení z obou stran a rozteč M0 kolem 21 nm ^M.

Nejdůležitější praktické milníky jsou externí PDK 0.9 v říjnu 2026, zkušební výroba v roce 2028 a velkoobjemová výroba v roce 2029 ^EGBWS. Pokud se termíny nezmění, Intel nastoupí do sériové výroby zhruba rok po TSMC A14, jehož výroba je podle dostupných zpráv plánována na rok 2028 ^BB. Zároveň už připravuje následné uzly 10A a 7A ^G.