Huawei Kirin 2026: Logické skládání dosahuje 238 MTr/mm² bez EUV litografie

Na konferenci IEEE International Symposium on Circuits and Systems (ISCAS) 2026 v Šanghaji představil šéf čipového oddělení Huawei He Tingbo verzi 2 zákona Tau (τ) Scaling Law a zveřejnil podrobná výrobní data o připravovaném procesoru Kirin 2026 ^GN. Kirin 2026 je prvním komerčním čipem, který využívá architekturu LogicFolding – 3D technologii skládání, jež dosahuje výrazného zvýšení výkonu bez zmenšování tranzistorů nebo použití extrémní ultrafialové (EUV) litografie ^GH.

Výrobní data z dokumentu o Tau Scaling Law

Huawei uvedl, že za posledních šest let navrhl a sériově vyrobil 381 čipů na základě zákona Tau Scaling Law, které se používají v chytrých telefonech, AI akcelerátorech, automobilové elektronice a infrastruktuře ^GNN. Klíčové údaje pro Kirin 2026 zahrnují:

• Hustota tranzistorů: 238 milionů tranzistorů na čtvereční milimetr (MTr/mm²), což je nárůst o 53,5–55 % oproti 155 MTr/mm² u předchozí generace na stejném výrobním uzlu ^TCC.
• Zlepšení energetické účinnosti: 40–41% zlepšení účinnosti výkonných jader ^TPS.
• Maximální taktovací frekvence: Přibližně 3,1 GHz u výkonných jader ^PSN.
• Cíl v plánu: Do roku 2031 očekává Huawei, že špičkové čipy založené na Tau Scaling Law dosáhnou hustoty tranzistorů odpovídající 1,4nm (14 Å) výrobnímu procesu ^GCX.

Jak LogicFolding zlepšuje šíření signálu při rozteči propojení 1,5 µm

LogicFolding je 3D čipová architektura, která „skládá“ logické obvody z jedné rovinné vrstvy do dvou nebo více vertikálně naskládaných aktivních vrstev ^CN. Hlavní mechanismus funguje prostřednictvím dvou vzájemně propojených inovací:

• Zkrácení kritických cest: Rozložením kritických logických cest napříč naskládanými vrstvami se výrazně zkracuje fyzická vzdálenost, kterou musí signály urazit, což snižuje odporově-kapacitní (RC) zpoždění – dominantní složku doby šíření signálu ^CNYE.
• Ultrajemná rozteč hybridního propojení 1,5 µm: Kirin 2026 využívá 3D architekturu s roztečí propojení 1,5 µm, umožněnou pokročilým wafer-to-wafer hybridním bondingem ^YTX. To poskytuje 16–36× hustší vertikální propojení ve srovnání s typickými průchozími křemíkovými propojeními (TSV), což umožňuje jemnozrnné architektonické rozdělení mezi matricemi a další optimalizaci směrování ^YXC.

Kombinovaný efekt přímo zkracuje časovou konstantu τ (zpoždění šíření signálu) – hlavní optimalizační cíl zákona Tau Scaling Law – namísto spoléhání se na menší tranzistory ^GNE. He Tingbo uvedl, že zatímco předchozí generace potřebovaly tři roky na zvýšení hustoty ze 126 na 155 MTr/mm², LogicFolding dosáhl skoku na 238 MTr/mm² v jedné generaci ^TY.

Hustota tranzistorů bez menšího výrobního uzlu

Huawei dosáhl 238 milionů tranzistorů na čtvereční milimetr (MTr/mm²) u čipu Kirin 2026 bez přechodu na menší výrobní uzel ^TCC. Tato hustota je srovnatelná s 3nm procesem TSMC a uzlem Intel 18A, a to při použití stávající čínské výrobní infrastruktury, o které se všeobecně předpokládá, že se jedná o 7nm procesy SMIC založené na DUV ^BHU.

Metrika	Před LogicFolding	S LogicFolding	Zlepšení
Hustota tranzistorů	155 MTr/mm²	238 MTr/mm²	+53,5–55 % TCC
Energetická účinnost (P-core)	Výchozí stav	+40–41 % TPS
Maximální takt	~2,7 GHz (odhad)	~3,1 GHz PSN
Výrobní uzel	Beze změny	Beze změny	N/A

Jak tato strategie pomáhá Huawei obcházet americká exportní omezení na EUV

Americká exportní omezení brání Huawei v nákupu EUV (extrémní ultrafialové) litografických strojů od ASML, které jsou nezbytné pro výrobu nejmenších tranzistorů pod 7 nm. Strategie Huawei obchází toto omezení prostřednictvím několika vzájemně propojených taktik:

• Posun metriky: Zákon Tau Scaling Law nahrazuje geometrické škálování (Mooreův zákon) škálováním času, přičemž optimalizuje zpoždění šíření signálu (τ) pomocí architektonických a 3D inovací namísto litografického zmenšování ^GNT.
• Růst hustoty nezávislý na litografii: Zvýšení hustoty u LogicFolding pochází z vertikálního skládání a kratších propojení, nikoli z jemnější fotolitografie. To Huawei umožňuje získat větší výkon ze stávajících výrobních uzlů, které jsou v souladu se sankcemi ^CCB.
• Hybridní bonding jako náhrada EUV: Agresivní rozteč hybridního bondingu 1,5 µm poskytuje hustá vertikální propojení bez potřeby EUV zařízení. Analytická společnost SemiAnalysis poznamenala, že to vypadá, že Huawei v pokročilé technologii hybridního bondingu předběhl konkurenty ^YTX.
• Plán do roku 2031 na ekvivalent 1,4 nm: Zdokonalováním 3D integrace typu LogicFolding Huawei tvrdí, že může dosáhnout hustoty tranzistorů odpovídající 1,4nm procesu do roku 2031, aniž by kdy získal přístup k EUV nástrojům ^GCBX.

Generální ředitel NVIDIA Jensen Huang uvedl, že zákon Tau Scaling Law představuje „průlom“, ale dodal, že „nepředstavuje hrozbu pro TSMC“ ^N.

Důležité upozornění: Chybí nezávislé ověření

Huawei nezveřejnil nezávislá srovnávací data ani neuvedl, která konkrétní čínská slévárna (všeobecně se předpokládá, že je to SMIC) čip Kirin 2026 vyrábí ^CHY. Několik analytiků a publikací, včetně The Register a Tech Times, uvedlo, že by se k těmto tvrzením mělo přistupovat obezřetně, dokud výkon nepotvrdí testování třetí stranou ^TCYY. Dokud se takové ověření neobjeví, zůstávají uváděné údaje pouze vlastní charakteristikou Huawei.