Huawei Kirin 2026 má ukázat, že 3D logika nemusí nutně více topit

Huawei prezentuje Kirin 2026 jako první praktický test svého přístupu Tau (τ) Scaling. Pointou není tvrzení, že samotné vertikální vrstvení logiky čip ochladí. Firma naopak tvrdí, že technologie LogicFolding dokáže dostatečně zkrátit signálové cesty a zmenšit režii rozvodu hodinového signálu. Hustší čip pak může při stejné práci spotřebovat méně energie.

Dostupná čísla jsou ale měření zveřejněná samotnou Huawei ve firemním preprintu. Nejde o nezávislou certifikaci teplot celého pouzdra ani o dlouhodobé testy ve všech typech zařízení a zátěže. 14

Co Huawei naměřila

Ve srovnání s předchozím planárním návrhem měla hustota vzrůst přibližně ze 155 milionů na 238 milionů tranzistorů na mm², tedy asi o 55 %. Při testech se srovnatelným výkonem Huawei uvádí toto snížení spotřeby: 12

• NPU: o 66 %
• GPU: o 58 %
• výkonné jádro CPU: o 41 %

Tato data zpochybňují jednoduchou představu, že vyšší hustota 3D logiky musí nevyhnutelně znamenat vyšší teplotu. Pokud čip při konkrétním pracovním bodě dokončí stejnou úlohu s nižším příkonem, může odvádět i méně celkového tepla. Neznamená to však, že budou chladnější všechny typy zátěže, každé pouzdro čipu nebo každý lokální hotspot. 16

Proč NPU vykazuje největší přínos

Při stejném výkonu 29 TOPS – TOPS znamená biliony operací za sekundu – mohlo NPU Kirinu 2026 podle Huawei pracovat s o 63 % nižší taktovací frekvencí. Napětí mělo klesnout z 0,85 V na 0,55 V a hustota výkonu přibližně o 73 %. V režimu zaměřeném na maximální výkon má NPU dosahovat až 70 TOPS. 120

Technické vysvětlení je přímočaré: kratší kritické signálové cesty vytvářejí rezervu v časování. Návrhář ji může využít ke snížení frekvence a zejména napětí při zachování výkonu. Dynamická spotřeba totiž silně závisí na napětí i frekvenci, takže jejich kombinované snížení může přinést výraznou energetickou úsporu.

Údaj 70 TOPS zároveň ukazuje opačnou volbu. Stejnou rezervu časování lze použít pro vyšší výkon, nikoli pro nižší spotřebu. Tau Scaling proto není automatický zákon úspory energie.

GPU a CPU: přínosy nejsou stejné

U GPU Huawei uvádí zachování výkonu 61 snímků za sekundu při napětí nižším asi o 200 mV a snížení spotřeby o 58 % při srovnatelném výkonu. 321

NPU a GPU jsou vysoce paralelní bloky, které intenzivně přesouvají data a využívají rozsáhlý rozvod hodinového signálu. Právě zde může zkrácení dlouhých propojení přinést největší efekt. Výkonné jádro CPU má naproti tomu složitější řídicí závislosti, cache a přísné požadavky na latenci. To je rozumné technické vysvětlení menšího uváděného zisku 41 %, nikoli však nezávisle potvrzená příčinná analýza měření. 1

Jak funguje LogicFolding

LogicFolding rozděluje části jinak planárního obvodu do aktivních vertikálních vrstev spojených technologií hybridního bondingu. Cílem je změnit vybraná dlouhá vodorovná propojení na krátká svislá. Huawei označuje τ za dobu šíření signálu po kritické cestě a LogicFolding představuje jako způsob, jak tuto prodlevu zkrátit. 14

Podle článku se délka vodičů u „složených“ cest typicky zkrátila o 20 %, u kritických cest až o 70 %. V jednom zkoumaném bloku se délka vedení hodinového signálu snížila o 28 % a počet hodinových bufferů klesl z přibližně 43 600 na 19 000. 1

Nejde jen o rychlost. Méně vodičů a bufferů znamená nižší kapacitu, kterou je nutné opakovaně nabíjet a vybíjet. To může snížit energii spotřebovanou propoji i rozvodem hodinového signálu – a právě tudy Huawei spojuje kratší kritické cesty s nižším napětím a příkonem.

Uváděný rozteč hybridních spojů 1,5 µm a asi 50 milionů vertikálních spojení ukazují na jemnozrnnou integraci, nikoli na obyčejné naskládání samostatných čipů. Ještě jemnější rozteč by teoreticky umožnila převést do svislého směru více spojů, ale současně zvyšuje výrobní a návrhovou náročnost. 14

DSP jako varovný příklad

Nejdůležitější výhradou vůči optimistickému výkladu je DSP. První „složená“ implementace údajně snížila celkovou spotřebu o 25 %, ale současně zvýšila hustotu výkonu o 24 %, protože plocha bloku se zmenšila rychleji než jeho příkon. 2022

Je nutné odlišovat dvě veličiny:

• Celková spotřeba: kolik wattů blok odebírá.
• Hustota výkonu: kolik wattů připadá na jednotku plochy.

Druhá veličina je klíčová pro lokální přehřívání a tepelná omezení. Huawei uvádí pro DSP v Kirinu 2027 snížení spotřeby o 47 % a hustotu výkonu pod úrovní planárního předchůdce. To ale nelze zaměňovat za potvrzení výsledků Kirinu 2026: jde o pozdější cíl či firmou uváděný výsledek. 2025

Co čísla dokazují – a co ne

Data podporují konkrétní závěr: v této implementaci a v uvedených testech při srovnatelném výkonu umožnila změna topologie propojení současně vyšší hustotu a nižší spotřebu u důležitých bloků. To naznačuje možnou cestu k dalšímu zlepšování čipů po zpomalení klasického Mooreova škálování, aniž by bylo nutné okamžitě přejít na nový litografický proces. 14

Nedokazují ale, že:

• každý 3D logický čip bude mít nižší spotřebu nebo bude chladnější,
• nižší příkon jednotlivého bloku představuje kompletní tepelnou analýzu pouzdra,
• budou přínosy stejné při dlouhodobé zátěži, jiné okolní teplotě či jiném nastavení frekvencí,
• další zmenšování rozteče spojů přinese přijatelnou výtěžnost výroby a náklady.

Huawei chápe τ jako základní návrhovou proměnnou vedle geometrického zmenšování: kratší doba šíření signálu dává více možností, jak volit mezi spotřebou a výkonem. Pokud však návrhář celou časovací rezervu využije pro vyšší frekvenci, energetická i tepelná výhoda se může zmenšit, nebo zcela zmizet.

Zůstávají také složité praktické překážky: deformace waferů, přesné zarovnání vrstev, dopad vad na výtěžnost při jemnějším bondingu, napájení, integrita signálu i EDA nástroje, které musí zároveň optimalizovat tepelné, elektrické a fyzické parametry návrhu. Kirin 2026 je proto zajímavým důkazem, že 3D integraci lze použít ke zlepšení energetické efektivity – nikoli konečným důkazem, že problém tepla u 3D logiky je vyřešen. 16