كيف تحاول Intel بناء أكبر حزم شرائح ذكاء اصطناعي في العالم؟
اختبرت Intel تقنية EMIB T عند خطوة نتوءات تبلغ 36/35 ميكرومترًا على حزمة بحجم يعادل ضعفي حجم القناع، بزيادة 65% في كثافة الوصلات مقارنةً بـ Granite Rapids [1][12]. تعتمد الشركة على تقنية التغليف السفلي بالقالب الموزع DMU للحد من التشققات والانفصال والفراغات في الحزم فائقة الحجم [1][17].
نشر بواسطةتم التحرير باستخدام DeepSeek-V4-Flashتم إنشاء الصور باستخدام GPT Image 1.5
اختبرت Intel تقنية EMIB T عند خطوة نتوءات تبلغ 36/35 ميكرومترًا على حزمة بحجم يعادل ضعفي حجم القناع، بزيادة 65% في كثافة الوصلات مقارنةً بـ Granite Rapids [1][12].
تعتمد الشركة على تقنية التغليف السفلي بالقالب الموزع DMU للحد من التشققات والانفصال والفراغات في الحزم فائقة الحجم [1][17].
تستهدف خارطة الطريق حزمًا تتجاوز 12 ضعف حجم القناع بحلول 2028، مع قدرة تصورية تصل إلى 24 ضعفًا لتصميمات شرائح الذكاء الاصطناعي المستقبلية [2][3][13].
تجمع Intel بين التوصيل الكهربائي عبر TSV، والتبريد الموزع، والتبريد الميكروسيالي، ومكثفات مدمجة لدعم نطاقات طاقة تصل إلى 15–25 كيلوواط [1][8][17].
What technical breakthrough did Intel announce in advanced chip packaging at its Rio Rancho facility, how does it solve underfill encapsulatIntel's EMIB-T (Embedded Multi-die Interconnect Bridge with TSVs) is the key technology enabling packages up to 24× reticle size, validated at 36/35 µm bump pitch with production rollout in 2026.
موجّه الذكاء الاصطناعي
Create a landscape editorial hero image for this Studio Global article: What technical breakthrough did Intel announce in advanced chip packaging at its Rio Rancho facility, how does it solve underfill encapsulat. Article summary: Here is a comprehensive breakdown of Intel's recent advanced packaging announcements and the competitive landscape.. Topic tags: general, general web, user generated, education. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illu
openai.com
في منشأة Intel بمدينة ريو رانشو في ولاية نيو مكسيكو، لا يدور التنافس على شرائح الذكاء الاصطناعي حول عدد الترانزستورات فقط، بل حول سؤال أكثر أساسية: كيف يمكن وضع هذا العدد الهائل من وحدات المعالجة والذاكرة داخل حزمة واحدة، ثم تزويدها بالطاقة وتبريدها من دون أن تنهار ميكانيكيًا؟
تراهن Intel على حزمة من تقنيات التغليف المتقدم، يتصدرها EMIB-T، لبناء أنظمة متعددة الشرائح تبدو للمبرمج وكأنها معالج واحد، رغم أنها تتكون فعليًا من شرائح صغيرة أو «Chiplets» متصلة معًا.
EMIB-T: إضافة مسار رأسي للطاقة والبيانات
كشفت Intel تفاصيل تقنية EMIB-T، أي «جسر التوصيل المدمج متعدد الشرائح مع وصلات عبر السيليكون»، خلال مؤتمر ECTC 2026. وتطوّر التقنية جسور EMIB السيليكونية المعتادة بإضافة وصلات رأسية عبر السيليكون (TSVs).
تتيح هذه البنية كثافة أعلى من الوصلات الجانبية، إلى جانب تمرير الطاقة رأسيًا عبر الجسر نفسه. ووفق نتائج Intel، جرى التحقق من التقنية عند خطوة نتوءات تبلغ 36/35 ميكرومترًا على حزمة بحجم يعادل ضعفي حجم القناع. وتمثل هذه الخطوة زيادة قدرها 65% في كثافة النتوءات مقارنةً بخطوة 45 ميكرومترًا المستخدمة في Granite Rapids .
Studio Global AI
مواصلة البحث الخاص بك
تتضمن هذه الصفحة إجابة مدعومة بالمصدر يمكنك المتابعة داخل Studio Global.
ما هي الإجابة المختصرة على "كيف تحاول Intel بناء أكبر حزم شرائح ذكاء اصطناعي في العالم؟"؟
اختبرت Intel تقنية EMIB T عند خطوة نتوءات تبلغ 36/35 ميكرومترًا على حزمة بحجم يعادل ضعفي حجم القناع، بزيادة 65% في كثافة الوصلات مقارنةً بـ Granite Rapids [1][12].
ما هي النقاط الأساسية التي يجب التحقق منها أولاً؟
اختبرت Intel تقنية EMIB T عند خطوة نتوءات تبلغ 36/35 ميكرومترًا على حزمة بحجم يعادل ضعفي حجم القناع، بزيادة 65% في كثافة الوصلات مقارنةً بـ Granite Rapids [1][12]. تعتمد الشركة على تقنية التغليف السفلي بالقالب الموزع DMU للحد من التشققات والانفصال والفراغات في الحزم فائقة الحجم [1][17].
ماذا يجب أن أفعل بعد ذلك في الممارسة العملية؟
تستهدف خارطة الطريق حزمًا تتجاوز 12 ضعف حجم القناع بحلول 2028، مع قدرة تصورية تصل إلى 24 ضعفًا لتصميمات شرائح الذكاء الاصطناعي المستقبلية [2][3][13].
وتشير الخطة المعلنة إلى بدء إدخال EMIB-T في إنتاج المصانع خلال عام 2026 . كما تتجه Intel إلى خطوات أصغر مستقبلًا، بما في ذلك 25 ميكرومترًا في بعض مسارات التطوير .
لماذا يمثل التغليف السفلي مشكلة؟
بعد تركيب الشرائح والجسور على الركيزة، تُملأ المساحات الموجودة أسفلها وحولها بمادة راتنجية تعرف باسم Underfill. وتساعد هذه المادة على تثبيت المكونات وحمايتها من الإجهاد، لكنها تصبح تحديًا مع اتساع الحزمة.
فكلما كبرت المساحة، زادت احتمالات عدم توزع المادة بالتساوي، وظهور فراغات أو تشققات أو انفصال بين الطبقات. وقد تؤدي هذه العيوب إلى خفض الاعتمادية والمردود التصنيعي.
لمواجهة ذلك، تستخدم Intel تقنية التغليف السفلي بالقالب الموزع (DMU). وتعتمد الفكرة على توزيع مادة التغليف عبر مناطق حقن متعددة بدلًا من التعامل مع الحزمة كنقطة واحدة. ويساعد هذا الأسلوب على تقليل التشققات والانفصال والفراغات في الحزم التي تتجاوز بكثير حدود القناع الفردي .
وتكتسب DMU أهمية خاصة لأن خارطة طريق Intel تستهدف حزمًا أكبر من 12 ضعف حجم القناع بحلول 2028، أي حزمة منفردة تتجاوز مساحتها 10,000 مليمتر مربع وفق الأرقام الواردة في عروض الشركة وتقارير الصناعة . أما الوصول إلى 24 ضعف حجم القناع فما يزال هدفًا مستقبليًا أو قدرة تصورية لتصميمات فائقة الحجم، وليس منتجًا تجاريًا معلنًا .
من الإنتاج الحالي إلى حزم 24 ضعفًا
تلخص خارطة الطريق المعلنة مسار Intel على النحو التالي:
الإنتاج الحالي: حزم تصل إلى 8 أضعاف حجم القناع في منشأة ريو رانشو .
التحقق في ECTC 2026: حزمة بحجم ضعفي القناع مع EMIB-T وخطوة نتوءات 36/35 ميكرومترًا .
عام 2026: مخطط لإدخال EMIB-T إلى إنتاج المصانع .
عام 2028: حزم أكبر من 12 ضعف حجم القناع .
الهدف المستقبلي: تصميمات تصل إلى 24 ضعفًا لتطبيقات الذكاء الاصطناعي فائقة النطاق .
وبالتوازي، عرضت Intel ركيزة زجاجية سميكة من نوع 10-2-10 خلال معرض NEPCON Japan 2026. وتراهن الشركة على الركائز الزجاجية لتوفير منصة أكثر ملاءمة للحزم الكبيرة وكثافة الوصلات العالية، مع هدف معلن لتوسيع تصنيعها في ريو رانشو .
طاقة هائلة وتبريد يتوزع داخل الحزمة
لا يكفي تكبير الحزمة لرفع أداء مسرّعات الذكاء الاصطناعي. فالحزمة الأكبر تحتاج إلى تيار كهربائي أكبر، كما تولد حرارة لا يمكن التخلص منها بسهولة عبر حل تبريد تقليدي مركّز في نقطة واحدة.
تعمل Intel على مجموعة حلول مترابطة لدعم حزم في نطاق 15–25 كيلوواط:
توصيل الطاقة عبر TSV في EMIB-T: تسمح الوصلات الرأسية بتمرير تيارات أعلى مباشرة عبر جسور التوصيل، بما يخدم متطلبات ذاكرة HBM4 وHBM4e .
استخراج الحرارة بصورة موزعة: طورت Intel بنية لتوزيع سحب الحرارة عبر الحزمة بدل الاعتماد على حل حراري واحد .
التبريد الميكروسيالي: قدمت الشركة تطورات في قنوات دقيقة مدمجة داخل ركيزة الحزمة، بهدف التعامل مع كثافة حرارية مرتفعة جدًا في الشرائح متعددة الكيلوواط .
تخزين الطاقة داخل الحزمة: تتضمن الأبحاث ركائز مدمجة مع مكثفات للمساعدة في تسوية التغيرات اللحظية في الطلب على الطاقة ضمن نطاقات 15–25 كيلوواط .
وتعمل هذه الحلول كمنظومة واحدة: فـ TSV يقرّب الطاقة من الشرائح، والقنوات الميكروسيالية تسحب الحرارة من مناطق أكثر، بينما تساعد المكثفات في التعامل مع القفزات المفاجئة في الاستهلاك. والنتيجة المستهدفة هي حزمة واحدة تتعامل مع مستويات من الطاقة كانت ترتبط سابقًا بأنظمة خوادم كاملة.
شركاء لتوسيع منظومة EMIB والركائز الزجاجية
لا تعتمد Intel على قدراتها الداخلية فقط، إذ تحاول بناء منظومة من شركات التصميم والأدوات والتصنيع.
Tessolve: تسهيل تصميم الحزم متعددة الشرائح
أعلنت Tessolve في 27 و28 يوليو 2026 تعاونًا مع Intel Foundry لدعم تصميمات الحزم المعتمدة على EMIB . وبموجب هذا التعاون، يمكن لـ Tessolve مساعدة عملاء Intel Foundry في تصميم ومحاكاة حزم متعددة الشرائح غير متجانسة، وتقديم خدمات تمتد من التصميم إلى التغليف.
أهمية هذه الخطوة أنها تتيح لعدد أكبر من مصممي الشرائح استخدام EMIB من دون بناء خبرة داخلية كاملة في هذا النوع المعقد من الحزم.
Lens Technology: استكشاف الوصلات عبر الزجاج
في 24 يوليو 2026، وقعت Intel مذكرة تفاهم مع شركة Lens Technology الصينية لاستكشاف تغليف متقدم يعتمد على الركائز الزجاجية وتقنية TGV، أو الوصلات النافذة عبر الزجاج .
وتخطط Lens Technology لمنشأة مخصصة للركائز الزجاجية بمساحة تبلغ 30,000 متر مربع. لكن الاتفاق الحالي غير ملزم، ويركز على تطوير العمليات والتحقق منها؛ ولا يمثل بعد عقد إنتاج بكميات محددة .
كما تعمل Intel مع شركات أدوات أتمتة التصميم الإلكتروني الثلاث الكبرى—Cadence وSynopsys وSiemens EDA—على مسارات تصميم مخصصة لتقنيات EMIB وEMIB-T ضمن برنامج Chiplet Alliance .
أين تقف Intel أمام TSMC وSamsung وAMD؟
TSMC: تفوق في الإنتاج واسع النطاق
لا تزال TSMC صاحبة الأفضلية في التصنيع الحجمي للتغليف المتقدم. وتعد منصة CoWoS—أي «شريحة على رقاقة على ركيزة»—حلًا أساسيًا لمسرّعات الذكاء الاصطناعي لدى NVIDIA وAMD.
وفي ECTC 2025، عرضت TSMC تبريدًا سائلًا مباشرًا إلى السيليكون على منصة CoWoS، مع مقاومة حرارية بلغت 0.055 درجة مئوية لكل واط عند قدرة حرارية تتجاوز 2.6 كيلوواط، على وسيط بمساحة 3,300 مليمتر مربع . كما أعلنت تطوير ركائز زجاجية، لكنها تستهدف الإنتاج في «النصف الثاني من هذا العقد»، وفق ما نقلته المصادر المتاحة .
وأفادت CNBC في أبريل 2026 بأن NVIDIA كانت تحجز طاقة CoWoS وتبحث في Intel كمورد تغليف ثانوي، في إشارة إلى ضغط الطلب على طاقة TSMC .
Samsung: خيارات 2.5D و3D
تقدم Samsung تقنيتي I-Cube للتغليف ثنائي الأبعاد المعزز، وX-Cube للتغليف ثلاثي الأبعاد. كما تركز على الربط الهجين بالنحاس (HCB) لتكديس الشرائح ثلاثيًا، وتطور برنامجًا خاصًا بالركائز الزجاجية. لكن التفاصيل المعلنة حول حزم تتجاوز عدة أضعاف حجم القناع أقل من التفاصيل التي كشفتها Intel عن أهدافها فائقة الحجم.
AMD: مستخدم للتغليف أكثر من كونها منافسًا مباشرًا
تعتمد AMD أساسًا على CoWoS من TSMC في مسرّعات MI300 وMI400، بينما تستخدم Infinity Architecture للربط بين الشرائح الصغيرة. وبما أن AMD لا تدير مصانع تغليف خاصة بها، فهي في هذا السياق عميل لتقنيات التغليف وليست منافسًا مباشرًا لـ Intel في تصنيع منصات التغليف نفسها.
مقارنة سريعة بين Intel وTSMC
المعيار
Intel في ريو رانشو
TSMC عبر CoWoS
أكبر حجم حزمة اليوم
8 أضعاف حجم القناع، نحو 7,000 مليمتر مربع
نحو 3.3 أضعاف، مع وسيط يقارب 3,300 مليمتر مربع
خارطة الطريق
أكثر من 12 ضعفًا بحلول 2028، وهدف يصل إلى 24 ضعفًا
توسع تدريجي في الحجم
خطوة النتوءات المتحقق منها
36/35 ميكرومترًا مع EMIB-T
نحو 40–45 ميكرومترًا في CoWoS-L
القدرة الحرارية المستهدفة أو المثبتة
هدف 15–25 كيلوواط للحزم متعددة الشرائح
أكثر من 2.6 كيلوواط في عرض تبريد مباشر
الركائز الزجاجية
عرض ركيزة سميكة 10-2-10، مع هدف إنتاج خلال 2026–2027
هدف إنتاج في النصف الثاني من العقد
الرهان الحقيقي وراء EMIB-T
تتمثل ميزة Intel الأساسية في حجم الحزمة وفي دمج التصميم والتصنيع والتغليف ضمن منظومة واحدة. أما قوة TSMC فتكمن في خبرة الإنتاج واسع النطاق، وقاعدة العملاء الكبيرة، ونضج الحلول الحرارية الحالية.
لذلك لا يعني عرض EMIB-T أن Intel حسمت سباق التغليف المتقدم. فالتحقق الهندسي من حزمة ضخمة يختلف عن إنتاجها بكميات كبيرة وبمردود مرتفع. لكن التقنية تضع الشركة في موقع واضح للمنافسة على الجيل التالي من مسرّعات الذكاء الاصطناعي، خصوصًا إذا احتاجت هذه الأنظمة إلى مساحات سيليكون وذاكرة وطاقة تتجاوز ما يمكن لحلول التغليف الحالية استيعابه بكفاءة.
الاختبار الحاسم سيكون قدرة Intel على تحويل أهداف 2026 و2028—من EMIB-T إلى الركائز الزجاجية ثم الحزم الأكبر من 12 ضعفًا—من عروض هندسية وخطط معلنة إلى منتجات موثوقة قابلة للإنتاج التجاري.
newsroom.intel.comIntel’s U.S. Advanced Packaging Enables Next-Generation AI Semiconductors
