أشار نائب الرئيس صراحةً إلى أن عنق الزجاجة يتحرك إلى أعلى سلسلة التوريد بعيدًا عن قدرة TSMC الخاصة بـ CoWoS:
كشفت TSMC عن خارطة طريق طموحة لأحجام الشبكة تقريبًا على وتيرة "جيل واحد في السنة":
| المرحلة | حجم الشبكة | المساحة التقريبية للحزمة | الجدول الزمني |
|---|---|---|---|
| الإنتاج الضخم الحالي | 5.5x | ~4,720 مم² | الآن (2026) |
| الخطوة التالية | 9.5x | ~8,150 مم² | 2027 |
| الهدف | 14x | ~12,000 مم² | 2028–2029 |
من المتوقع أن تدمج حزمة 14x الشبكة CoWoS حوالي 10 شرائح حوسبة كبيرة و20 كومة من ذاكرة HBM في حزمة واحدة، مما يحوّل الحزمة عمليًا إلى طبقة أساس حوسبة على مستوى النظام . بعض المصادر تشير إلى عام 2028 لإصدار التصميم النهائي (tape-out) بينما تشير مصادر أخرى (بما في ذلك عرض نائب الرئيس) إلى عام 2029 للإنتاج التجاري. هذا التناقض على الأرجح يعكس جدولًا زمنيًا للإصدار في 2028 وزيادة الحجم في 2029
.
يطرح التوسع إلى 14x الشبكة (وما بعده) عدة عقبات فيزيائية وعملية:
تعتقد TSMC أن CoWoS على مستوى الرقاقة (وليس على مستوى اللوحة) يظل أفضل مسار لأكبر هذه التوصيلات البينية، حيث أن تقنيات مستوى اللوحة لا تستطيع بعد مطابقة كثافة التوصيل لـ CoWoS .
تكشف إفصاحات TSMC في OCP APAC عن مقارنة مباشرة مع جهود التغليف من إنتل:
حققت تقنية CoWoS بحجم 5.5x الشبكة من TSMC إنتاجية تتراوح بين 98-99% في الإنتاج الضخم، مما نقل عنق الزجاجة في إمدادات رقاقات الذكاء الاصطناعي بعيدًا عن خطوط التغليف الخاصة بها نحو إمدادات ذاكرة HBM وأساسيات ABF. تخطط الشركة للتوسع إلى 14x الشبكة (~12,000 مم²) بحلول عام 2028-2029، القادرة على دمج حوالي 10 شرائح حوسبة و20 كومة HBM — ولكنها تواجه تحديات ميكانيكية وحرارية وفي مجال الركائز. مقارنة بتقنية EMIB-T من إنتل (المقدرة بحوالي 90% إنتاجية)، تحتفظ TSMC بتفوق قيادي في الإنتاجية والحجم والقدرة في التغليف المتقدم للذكاء الاصطناعي.