سامسونج تعرض أول ترانزستور ثلاثي الأبعاد مكدس (3DSFET) في العالم بمسافة بوابة قياسية 42 نانومتر، وهي الأصغر على الإطلاق، متفوقة على الرقم القياسي السابق البالغ 48 نانومتر. الاختراق يكمن في بنية تكديس رأسي تجمع بين ترانزستورات N و P مع قنوات نانوية ثلاثية، متجاوزةً بذلك الحدود الفيزيائية لتقليص الترانزستور أفقياً ومض...
إجابة البحث

Create a landscape editorial hero image for this Studio Global article: What is Samsung's groundbreaking 3D stacked transistor breakthrough announced at the VLSI Symposium 2026, including the key innovations of t. Article summary: At the 2026 VLSI Symposium (June 14–18), Samsung Electronics' Semiconductor R&D Center announced the industry's first 3D Stacked Field-Effect Transistor (3DSFET) with a 42nm gate pitch — the smallest ever reported — and . Topic tags: general, general web, user generated. Reference image context from search candidates: Reference image 1: visual subject "Click here to learn more about Samsung Foundry Forum & SAFE™. Click here to learn more about Samsung Foundry Forum. # From GAA to 3D Stacked FET: Expanding the Transistor into the" source context "From GAA to 3D Stacked FET: Expanding the Transistor into the Third Dimension | Samsung Semiconductor Global" Referen
في قفزة نوعية قد تعيد رسم خريطة صناعة أشباه الموصلات، أعلنت شركة سامسونج للإلكترونيات عن تحقيق إنجاز علمي وُصف بـ"التاريخي"، حيث نجح فريقها البحثي في تطوير أول ترانزستور منطقي ثلاثي الأبعاد مكدس (3D Stacked FET) في العالم، محققاً رقماً قياسياً جديداً في كثافة التصنيع الدقيق.
جاء هذا الإعلان خلال فعاليات ندوة "VLSI 2026"، أحد أهم ثلاثة مؤتمرات عالمية في مجال أشباه الموصلات، حيث حصد البحث جائزة "أفضل ورقة بحثية" (Best Paper Award) من بين أكثر من 1000 ورقة مقدمة، مسجلاً أعلى درجة تقييم بلغت 8.29 من 10 . الإنجاز لا يمثل مجرد تحسين تدريجي، بل نقلة نوعية من التفكير الأفقي إلى العمودي في تصميم الرقاقات، مما يعد بتجاوز الجدران الفيزيائية التي كانت تحد من تطور الشرائح الإلكترونية التقليدية.
يكمن جوهر الإنجاز في تحقيق مسافة بوابة (Gate Pitch) تبلغ 42 نانومتراً، وهو مقياس يحدد العرض الأفقي للترانزستور الواحد. الرقم القياسي الصناعي السابق كان 48 نانومتراً، مما يعني أن هذا التطور يمثل قفزة كبيرة في كثافة الترانزستورات على سطح الرقاقة . الأهم من ذلك، أن سامسونج لم تحقق هذا الرقم بمجرد تصغير حجم الترانزستور التقليدي، بل ببنائه بشكل عمودي.
لعقود طويلة، كانت قصة تطور رقاقات المنطق تدور حول تقليص أبعاد الترانزستور لحزم المزيد من القوة الحاسوبية في نفس المساحة من السيليكون. لكن هذا التقليص الأفقي اصطدم بعائق فيزيائي جوهري. فلمنع التداخل الكهربائي بين ترانزستورات من النوع N (NMOS) والنوع P (PMOS) الموضوعة جنباً إلى جنب، يلزم وجود طبقة عزل فيزيائي. هذه الطبقة لا يمكن ترقيقها إلى ما لا نهاية دون المخاطرة بحدوث تشويش وتدهور في الأداء، مما يضع حداً أقصى لمدى تقارب الترانزستورات .
ابتكار سامسونج يتجاوز هذه المشكلة تماماً. بدلاً من وضع ترانزستورات NMOS و PMOS متجاورة، تقوم بنية الترانزستور ثلاثي الأبعاد المكدس (3DSFET) الجديدة بتكديسها عمودياً. هذا يعني أن طبقة العزل الحرجة بين نوعي الترانزستورات تصبح بنية رأسية، لا تستهلك أي مساحة سطحية إضافية على الرقاقة. نظرياً، يمكن لهذا النهج أن يضاعف كثافة الترانزستورات ضمن نفس المساحة دون الاصطدام بحدود العزل الأفقي .
التطبيق العملي لهذه الرؤية العمودية هو تحفة من علوم المواد والهندسة الدقيقة. فريق سامسونج لم يكتفِ بتكديس ترانزستورين بسيطين فوق بعضهما. بل استخدم ترانزستورهم المبتكر قنوات نانوية (Nanosheet) ثلاثية الطبقات لكل من الترانزستور العلوي (نوع P) والسفلي (نوع N)، أي ما مجموعه ست طبقات نانوية على رقاقة واحدة. هذا يمثل أكبر عدد من الطبقات النانوية المكدسة تم عرضه على الإطلاق في ترانزستور مكدس ثلاثي الأبعاد .
ولتحقيق ذلك، كان على المهندسين حل التحدي الأهم: العزل الكهربائي بين الطبقتين. فالترانزستورات المتجاورة عمودياً تحتاج إلى حاجز عازل مثالي لتعمل بشكل مستقل. لذلك قدم الفريق طبقة عازلة وسيطة (Intermediate Dielectric Layer) عالية الجودة بين الجهازين العلوي والسفلي. هذا العازل العمودي هو المفتاح الذي يسمح بهذا التكامل فائق الكثافة، ويقضي على التداخل الكهربائي الذي كان سيجعل التصميم غير قابل للعمل .
النتيجة كانت جهازاً يعمل بكامل طاقته بمسافة بوابة تبلغ 42 نانومتراً، وهو الأصغر على الإطلاق. وأوضح الخبير ووكهيون كوون، من فريق تطوير تقنيات المنطق في سامسونج، أنه بينما أبلغت أبحاث سابقة عن أبعاد أصغر، فإن رقم 42 نانومتر هو الأصغر الذي تم تحقيقه فعلياً في بنية ترانزستور مُصنّعة .
أهمية هذا العمل تم الاعتراف بها فوراً من قبل المجتمع الأكاديمي والصناعي في ندوة VLSI. الورقة البحثية التي حملت عنوان: "العرض الأول لترانزستورات مكدسة ثلاثية الأبعاد بمسافة بوابة 42 نانومتر مزودة بقنوات نانوية ثلاثية الطبقات لتطبيقات المنطق المتقدمة"، والتي قدمها دونجهون هوانج وزملاؤه، لم تفز فقط بجائزة أفضل ورقة بحثية، بل تم اختيارها أيضاً كأحد أبرز الإنجازات التقنية في المؤتمر (Technology Highlight) .
تتصور سامسونج أن بنية 3DSFET ستكون تقنية أساسية لمستقبل أشباه الموصلات المنطقية عالية الأداء، مستهدفة على وجه التحديد المتطلبات القصوى للجيل القادم من تطبيقات الذكاء الاصطناعي والحوسبة عالية الأداء (HPC)، حيث تعتبر كثافة الترانزستورات عاملاً حاسماً في الأداء .
مع ذلك، من الضروري النظر إلى هذا الإنجاز على أنه إثبات ضخم للمفهوم وليس إعلاناً عن منتج تجاري. العمل حالياً في مرحلة العرض المخبري. وقد صرح فريق تطوير تقنيات المنطق في سامسونج بأنه سيواصل البحث بهدف التسويق التجاري في نهاية المطاف، لكن لم يتم تحديد أي إطار زمني للإنتاج بالجملة . ورغم الطريق الطويل أمامها، قدمت سامسونج إجابة ملموسة وموثقة على سؤال: ماذا بعد عصر الترانزستورات النانوية؟ الإجابة ببساطة هي: البناء نحو الأعلى.
Studio Global AI
تتضمن هذه الصفحة إجابة مدعومة بالمصدر يمكنك المتابعة داخل Studio Global.
سامسونج تعرض أول ترانزستور ثلاثي الأبعاد مكدس (3DSFET) في العالم بمسافة بوابة قياسية 42 نانومتر، وهي الأصغر على الإطلاق، متفوقة على الرقم القياسي السابق البالغ 48 نانومتر.
سامسونج تعرض أول ترانزستور ثلاثي الأبعاد مكدس (3DSFET) في العالم بمسافة بوابة قياسية 42 نانومتر، وهي الأصغر على الإطلاق، متفوقة على الرقم القياسي السابق البالغ 48 نانومتر. الاختراق يكمن في بنية تكديس رأسي تجمع بين ترانزستورات N و P مع قنوات نانوية ثلاثية، متجاوزةً بذلك الحدود الفيزيائية لتقليص الترانزستور أفقياً ومضاعفة الكثافة نظرياً دون زيادة المساحة.
بينما يثبت هذا الإنجاز أن التكنولوجيا مسار عملي لرقاقات الذكاء الاصطناعي والحوسبة عالية الأداء في المستقبل، إلا أن سامسونج لم تعلن بعد عن موعد للإنتاج التجاري، وتواصل البحث حالياً نحو التصنيع على نطاق واسع.