لماذا قد تكون سعة التغليف أهم من الترانزستورات في منصة Feynman؟

الخلاصة: المعركة المقبلة ليست على حجم الترانزستور فقط

منصة Feynman هي الجيل الذي يُقال إنه سيأتي بعد Rubin ضمن خارطة إنفيديا للحوسبة بالذكاء الاصطناعي، مع استهداف الإنتاج الضخم في النصف الثاني من 2028. وتكمن أهميتها المحتملة في الجمع بين عدة تقنيات في منظومة واحدة: منطق تصنيع متقدم، ودمج ثلاثي الأبعاد للشرائح، وذاكرة عالية النطاق الترددي، وشبكات بصرية.

لكن هذه التفاصيل تستند إلى تقارير قطاعية ومعلومات من سلسلة التوريد، وليست إعلانًا رسميًا مكتملًا من إنفيديا أو TSMC بشأن التصميم النهائي أو تخصيصات التصنيع أو جدول الإنتاج.

كيف قد تتقدم Feynman على Rubin؟

يعتمد جيل Rubin على دمج عدة شرائح صغيرة مع ذاكرة HBM. أما Feynman، فتشير التقارير إلى أنها ستدفع هذا النهج خطوة إضافية، من خلال زيادة الاعتماد على الشرائح الصغيرة المكدسة ثلاثيًا باستخدام تقنية SoIC من TSMC، إلى جانب HBM مخصصة وتقنية التغليف البصري المشترك CPO.

أما تقنية التصنيع المتوقعة فهي A16 من TSMC، التي تصفها التغطية بأنها نسخة محسّنة من فئة 2 نانومتر أو تقنية من فئة 1.6 نانومتر. وبحسب هذه التقارير، قد تنتقل Feynman مباشرة إلى A16 بدل استخدام عائلة N2 كمرحلة وسيطة.

قد يساعد هذا المزيج على زيادة كثافة الحوسبة ومعالجة تحديات الطاقة وسلامة الإشارة داخل عناقيد الذكاء الاصطناعي الضخمة. مع ذلك، لا تقدم المصادر مواصفات أداء نهائية موثقة؛ لذلك لا ينبغي اعتبار أي أرقام متداولة حول عرض النطاق الترددي أو أداء Feynman مواصفات مؤكدة لمنتج نهائي.

ما الذي ستحتاج TSMC إلى توفيره؟

لن يكون المطلوب مجرد زيادة عدد الرقاقات المصنّعة على عقدة متقدمة، بل تنسيق عدة طبقات إنتاج في وقت واحد:

• إنتاج المنطق بتقنية A16: ستحتاج TSMC إلى رفع مردود A16 وحجم إنتاجها إلى مستويات تناسب منصة إنفيديا ذات الإنتاج الكبير. وتحدد التقارير A16 بوصفها التقنية المتوقعة لـFeynman، لكن تخصيصات العملاء وتفاصيل الإنتاج النهائي لم تُؤكد.
• توسيع التكامل ثلاثي الأبعاد عبر SoIC: سيؤدي تكديس عدد أكبر من الشرائح رأسيًا إلى زيادة الحاجة إلى طاقة إنتاج SoIC، فضلًا عن تقنيات الربط والاختبار والإدارة الحرارية وضبط المردود اللازمة لجعل العملية اقتصادية على نطاق واسع.
• دمج HBM والتغليف ثنائي الأبعاد ونصف: من المتوقع أن تجمع المنصة بين التكامل ثلاثي الأبعاد وذاكرة HBM ومسارات تغليف متقدمة مثل CoWoS أو تقنيات لاحقة لها. ولا تثبت التقارير شكل الحزمة النهائي لمنصة Feynman.
• تصنيع CPO: ينبغي دمج المحركات البصرية وشرائح التحويل واختبارها كنظام إنتاج موثوق، لا كنموذج محدود. وتشير التقارير إلى مشاركة TSMC في سلسلة تصنيع السيليكون الفوتوني والتغليف لمنتجات CPO من إنفيديا.

وهنا تظهر الدلالة الاستراتيجية الأهم: قد تصبح سعة التغليف لدى TSMC قيدًا على خارطة إنفيديا بقدر سعة تصنيع الترانزستورات. فالمصنع يستطيع إنتاج منطق متقدم، لكن منصة الذكاء الاصطناعي الكاملة تحتاج أيضًا إلى تجميع الشرائح والذاكرة والروابط البصرية بمردود واستهلاك طاقة مقبولين.

قفزة سعة SoIC من 20,000 إلى 50,000 رقاقة شهريًا

تصف تقارير سلسلة التوريد توسعًا سريعًا في خطط TSMC لتقنية SoIC. وكانت الخطط السابقة تشير إلى سعة تراوح بين 10,000 و15,000 رقاقة شهريًا خلال 2026، على أن تصل إلى نحو 20,000 رقاقة شهريًا بنهاية العام نفسه. أما الهدف الأحدث المتداول فيبلغ قرابة 50,000 رقاقة شهريًا بنهاية 2027.

ويعني ذلك زيادة قدرها 2.5 مرة مقارنة بهدف 20,000 رقاقة شهريًا بنهاية 2026. ولا ترتبط هذه الزيادة بإنفيديا وحدها، إذ تشير التقارير إلى طلب من AMD وعملاء آخرين للتغليف المتقدم؛ لذلك لن تكون السعة بأكملها مخصصة لمنصة Feynman.

وتظل هذه الأرقام تقديرات تخطيطية منسوبة إلى تقارير الصناعة، وليست تخصيصات مؤكدة من إنفيديا. كما أنها تقيس سعة الرقاقات، لا عدد أنظمة Feynman المكتملة؛ إذ يعتمد الناتج الفعلي على أحجام الشرائح وتصميم الحزمة والمردود والاختبارات النهائية.

AP7 وAP8: أين يتوسع التغليف المتقدم؟

يتركز التوسع المبلغ عنه في منشأتي TSMC المعروفتين باسم AP7 في تشيايي وAP8 في حديقة العلوم الجنوبية في تايوان.

يوصف AP7 بأنه مشروع مؤلف من 8 مراحل. وتقول التقارير إن المراحل الأولى دخلت مرحلة تركيب المعدات، فيما تمر المراحل اللاحقة بمستويات مختلفة من التراخيص والتخطيط. ومن المتوقع أن يدعم الموقع تقنيات تغليف متقدمة متعددة، من بينها SoIC وCoWoS وتقنيات مرتبطة بـCPO، وفق احتياجات العملاء.

أما AP8، فيوصف بأنه مشروع من 3 مراحل هي P1 وP2 وP3، مع تركيز على التغليف المتقدم مثل CoWoS. ولا توفر التقارير العامة تواريخ موثوقة بما يكفي لبدء تشغيل كل مرحلة حتى تُعامل جميع مواعيد البناء باعتبارها مواعيد إنتاج نهائية مؤكدة.

وتكمن أهمية التوقيت في أن منشآت التغليف ومعداتها يجب أن تُخطط قبل سنوات من وصول مسرّع جديد إلى الإنتاج الكبير. فإذا استهدفت Feynman النصف الثاني من 2028، فسيتعين اتخاذ قرارات التأهيل والسعة قبل ذلك بوقت طويل.

Rubin وFeynman يتقدمان بالتوازي

لا تبدو العملية انتقالًا بسيطًا من جيل إلى آخر. فبحسب التقارير، تعمل إنفيديا على رفع إنتاج Vera Rubin إلى مستويات الإنتاج الضخم، بينما تحول في الوقت نفسه جزءًا من موارد البحث والتطوير وسلسلة التوريد نحو Feynman. وتقول مواد إنفيديا الرسمية إن Vera Rubin تدخل مرحلة الإنتاج الكامل، في حين تضع تقارير الصناعة موعد Feynman في النصف الثاني من 2028.

يمنح هذا التداخل إنفيديا فرصة للحفاظ على وتيرة منتظمة لإطلاق المنتجات، بدل انتظار انتهاء جيل قبل إعداد الجيل التالي. لكنه يفرض عبئًا تصنيعيًا على TSMC ومورديها، الذين يتعين عليهم تلبية طلب Rubin الحالي، وتأهيل عقدة جديدة، وتطوير تغليف أكثر تعقيدًا، وإدخال مكونات بصرية ومواد مرتبطة بمنصة Feynman.

لماذا يهم انتقال إنفيديا إلى CPO؟

تقدم منصة Spectrum-X Ethernet Photonics مثالًا مبكرًا على الاتجاه الذي يُقال إن Feynman ستتبناه. فهذه المنصة تدمج البصريات المدمجة داخل حزمة واحدة مع دائرة التحويل ASIC، ما يضع المكونات البصرية بالقرب من السيليكون ويقلل المسافة التي تقطعها الإشارات عالية السرعة عبر الوصلات الكهربائية. وتقول إنفيديا إن المنصة وصلت إلى الإنتاج عبر تعاون هندسي مشترك بين أطراف منظومة أشباه الموصلات والأنظمة.

وتصف إنفيديا Spectrum-X Ethernet Photonics بأنها نظام إيثرنت بتقنية CPO وسرعة 200 غيغابت لكل مسار، مع عرض نطاق يصل إلى 409.6 تيرابت في الثانية وفق موادها الخاصة بالمنتج. وتدرج صفحة المنتج الإتاحة في النصف الثاني من 2026، بينما تحدثت تقارير قطاعية عن شحنات إلى شركاء مختارين والانتقال إلى الإنتاج الكبير.

وبحسب التقارير، تتولى TSMC دور تصنيع السيليكون الفوتوني، بينما تتولى Foxconn تجميع نظام المفتاح المكتمل. ويشارك موردون آخرون في تغليف الشرائح واختبارها وتصنيع الليزر وتجميع الوحدات البصرية الفرعية.

وتنبع أهمية CPO من أن عناقيد الذكاء الاصطناعي باتت مقيدة بصورة متزايدة بالشبكة التي تربط المسرّعات، لا بسرعة الحوسبة وحدها. ومع اتساع الأنظمة، قد تحد الطاقة وعرض النطاق ومدى الإشارة وسلامتها من الأداء الإجمالي. ويهدف الدمج البصري إلى معالجة جزء من مشكلة التوسع هذه، مع بقاء حجم الإنتاج والموثوقية وانتشار العملاء اختبارات عملية حاسمة.

ماذا يعني ذلك لبنية الذكاء الاصطناعي في 2028؟

تشير خارطة Feynman المبلغ عنها إلى تغير أوسع في طريقة التخطيط لسعة عتاد الذكاء الاصطناعي. فقد تؤثر قرارات إنفيديا بشأن الشرائح الصغيرة وHBM وSoIC وCPO في الإنفاق الرأسمالي لدى TSMC قبل شحن المنتج، لأن هذه المنصة تتطلب استثمارات منسقة في التصنيع والتغليف والمعدات والاختبار.

وتبرز 3 نتائج رئيسية:

1. التغليف المتقدم يتحول إلى قيد استراتيجي: تشير الزيادة المبلغ عنها من 20,000 إلى 50,000 رقاقة SoIC شهريًا إلى أن سعة التكامل ثلاثي الأبعاد قد تصبح حاسمة بقدر إمدادات الرقاقات على العقد المتقدمة.
2. ترابط أكبر بين الموردين ودورة منتجات إنفيديا: يتطلب بناء المنشآت وتركيب المعدات مبكرًا، لأن سعة التغليف المتقدم لا يمكن إضافتها بسرعة بعد بدء شحن جيل جديد من المسرّعات.
3. إنفاق مشغلي السحابة سيمتد إلى منظومة كاملة: ستحتاج البنية المتوقعة لعام 2028 إلى أكثر من المسرّعات؛ فهي ستعتمد أيضًا على أنظمة مزودة بـHBM، وحزم متقدمة، وشبكات بصرية، وإمدادات طاقة، وأنظمة تبريد. وهذه استنتاجات من الاتجاه التقني المبلغ عنه، وليست توقعات معلنة بشأن إنفاق شركات السحابة.

لذلك، تمثل Feynman إشارة إلى سلسلة التوريد بقدر ما تمثل اسمًا لشريحة مستقبلية. وإذا صحت التقارير، فإن إنفيديا تطلب من TSMC بناء منظومة تصنيع متزامنة تنضج فيها تقنية A16 وتكديس SoIC ودمج HBM وشبكات CPO في الوقت نفسه. وقد لا يكون عنق الزجاجة المقبل هو أصغر ترانزستور فحسب، بل قدرة الصناعة على تجميع أنظمة ذكاء اصطناعي هائلة وربطها وتشغيلها بموثوقية وعلى نطاق واسع.